RISC微处理器的设计.pdfVIP

；确《潞i重螺蘩嘲 RISC微处理器的设计 of32BitRISCCPU Design 北京工业大学电子工程系 靳远刘源刘同芳侯立刚吴武臣 摘 的5级流水线结构、RISC架构思想、设计流程、设计思想和设计结果进行了讨论。 跳转风险和外部例外，并通过对控制指令的优化和选取解决风险问题。Core的设计 经过系统设计、行为描述、功能仿真，通过综合得到门级网表，再通过FPGA的实现 验证系统功能。Core的验证经过了各种测试向量的不同组合的测试，从而验证了设 计的可行性和正确性。 关键词：RISC．，流水线；风险，测试向量 ’ h h 绪论 CPU是现代计算机的核心部件，不仅能够进行算术运算和逻辑运算，而且能够协调计算机 各部件工作。由于更高的CPU性能能够明显提升整个计算机的性能，所以CPU设计一直是国 内外的计算机科学和集成电路科学领域研究竞争的焦点。 当今CPU由于使用环境和功能的不同，所以设计所采用的实现形式不同。本设计的目的 是要在寄存器传输级(RTL)实现一个5级流水线化的32位兼容RISCCPU(命名为Core)， 度是32位，使用兼容RISC的指令架构并用5级流水线的形式来处理指令和数据。这对于同类 型的CPU在FPGA上的实现有着重要的意义。 微处理器Core的介绍 刚SC架构介绍 RISC指令结构的最大特点是指令长度固定，指令格式种类少，寻址方式种类少，大多数 简单指令都能在一个时钟周期内完成，易于设计超标量与流水线，寄存器数量多，大量操作在 寄存器之间进行。其中心思想是简化硬件设计，硬件只执行很有限的最常用的那部分指令，大 部分复杂的操作则使用成熟的编译技术，由简单指令合成。RISC出现的结果是利用相对少的 晶体管可设计出极快的微处理器。 流水线概念 流水线是一种能够使多条指令重叠操作的处理器的实现技术，它是现代处理器设计的关键 !塑 !!璺!：!壁△箕壁塞! MCUI+|!c：F嘲{ 技术并已被广泛采用。流水线技术能够提升RISC架构系统的性能已经成为不争的事实。标准 MIPS包括5个执行阶段，流水线化后就是5级流水线，包括： ·指令获取(InstructionFetch，IF) ·指令译码(InstructionDecode，ID) ·指令执行(InstructionExudation，EXE) Access，MEM) ·内存写入(Memory ·内存读取(MemoryRead，WB) Core的性能指标 ·5级流水线 ·32位指令 ·兼容RISC MIPS指令 ·能够进行算术、逻辑运算-能够进行移位、条件分支、Jump指令 ·寻址4GB，处理32位定点(整数)数据 Core的实现形式 Core的实现采用兼容RISC指令架构的多流水线形式，并使用层次化设计的方法在寄存器 传输级实现。随着芯片集成度的提高，传统的自下而上的设计方法已经不能被大量采用，层次 化设计随之出现。层次化设计将芯片的设计自上而下分为几层，在每一层都有相应的描述方 式，通过综合的方法实现自上而下的转换。寄存器传输级便是其中的一级，HDL语言或者图 形都可以描述这一层的信息。寄存器传输级也是设计的最高级一系统级以下的重要的一层。当 系统通过描述方法在寄存器传输级描述出来并通过仿真验证通过，便可以通过综合工具转换到 下一层，所以寄存器传输级描述的正确性也是设计能否成功的关键。 徽处理器Core的结构描述 Core的指令集描述 Core的指令集系统基于通用指令系统，涵盖面广、功能完善，与大部分RISC的MIPS指 令兼容，实现了所有RISC的指令如Branch，存／取数等操作。微处理器Core实现的指令格式 如图1所示。