倒装芯片的高速度、低成本、无铅化挑战 the high-speed, low-cost, lead-free challenge for flip-chips.pdfVIP

第6卷，第9期 电子与封装 总第41期 V01．6．No．9 2006年9月 ELECTRoNICSPACKAGING 封I装。r、’组’；?装j；与!《测j{试 倒装芯片的高速度、低成本、无铅化挑战 杨建生 (天水华天科技股份有限公司，甘肃天水741000) 摘要：有机基板上的倒装芯片已经成为一种具有稳定结构的成熟工艺技术。对高容积应用而言， 这一技术更加可靠，并且比板上芯片更能节省成本，其成本价格已经接近于表面贴装技术的成本价 格。对于很多需要高速的应用而言，也要求其具有优越的电性能。不过目前这一技术依然存在部 分挑战，主要来自目前无铅化封装的全球趋势对于芯片封装无铅化提出的要求。 关键词：倒装片；高速度；低成本；无铅焊料；下填充物 中图分类号：TN305．94文献标识码：A The f．or High·Speed，Low-Cost，Lead-FreeChaUengeFHp·Chips YANG JiaIl—sheng 孔以ns|ll“f r乃ans^Hf月锄以f施，l7匆c矗，zDZDg)，Cb．，L耐， 741000，C协fn以／) me onto matI】re st Ab砷嗡ct：In substrateshasbec伽舱a wima a_bleinfta咖lcmre． article，flip一出porganic process ismorereliableaIld1ess than onboard．Itis cost Forhi曲-Volumeapplications，it expensiVechip appmaching withsud’ace—mount electrical isalso parity technology．Itssuperior pemrInancerequiredf研manyhigh—speed some remain． 印plications．Butchallenges KeywOrds：FC；high—speedapplications；10wcost；lead—f诧esolder；under—finer 片的电特性优于表面贴装技术(SMT)、挠曲基板上 1 引言 还具有最低的电阻路径。在极高速度的应用中，使用 对小型精密组装制造技术而言，各项新的要求产 倒装片的电优越性挑战，诸如10Gb，s及更高的纤维光 生各种新的挑战。高速度应用的专用集成电路，诸如纤 导无线电收发机，就是为了把热从IC中消除。 维光导无线电收发机，会产生大量的热，为了使其可靠 与挠曲基板上芯片(图1)和挠曲基板上倒装片 地运作，必须把这些热从Ic中散逸掉。而降低成本一 (FcOF)相比，可看出cOFIc的背部在机械和热状况 直是消费类产品的关键。另外，无铅化封装的全球趋势 下与金属加强板相连。这是一种高效率的散热片。倒装 也对芯片封装提出了更大的挑战。