高速PCB高精度特性阻抗设计.pdfVIP

第41卷第4期 数 字 通 信 Vo141，No．4 2014年 8月 25日 DigitalCommunication Aug．25 2014 59 DOI：10．3969／j．issn．1005—3824．2014．04．015 高速 PCB高精度特性阻抗设计 唐万明，黄 华 (重庆金美通信有限责任公司，重庆 400030) 摘 要：随着微 电子技术的快速发展 ，信号的上升沿越来越快，高速电路产生的传输线效应 日趋严重，PcB工程师 必须采用基于传输线理论的高速PCB设计技术才能确保电路正常X-．作。特性 阻抗设计是解决高速 电路传输线效 应的核心和基础，借助Polar公司的Si9000阻抗计算软件，结合 PCB制造商提供的材料参数以及加工工艺对阻抗 的影响，可设计出符合 自身产品特点的高精度特性阻抗模块。 关键词：高速 PCB；特性阻抗设计；材料参数 ；传输线 中图分类号：TN41 文献标识码 ：A 文章编号：1005—3824(2014)04-0059-04 0 引 言 r]厂] 阻 信号的上升时间是决定高速问题的关键，当信 号的上升时间和传输延时可以比拟时，即认为该电 路为高速电路。随着微电子技术的快速发展，信号 ——■—◆：—_—— 的上升沿越来越快，高速 电路产生的传输线效应 日 反射能量 ： ●___·___： 趋严重…。对 于 目前主流的高速 电路 (比如： DDR3，SERDES等)，PCB工程师必须采用基于传输 图1 传输线阻抗不匹配对信号的影响 线理论的高速 PCB设计技术才能确保电路正常工 笔者曾采用基于传输线理论的高速 PCB设计 作。 技术设计过采用 TI公司C6670芯片的DSP模块， 特性阻抗设计和控制是解决高速电路传输线效 该模块包括多路高速 SERDES接 口(PCIE、SRIO、 应的核心和基础 ，受到越来越多的PCB工程师和制 AIF)。在功能调试时发现只有 1路 SERDES接 口 造商的重视。要获得最终的高精度特性阻抗电路板 能正常工作，模块调试平台如图2所示 。 产品，需要从 PCB设计、加工和阻抗测试等多个方 面进行控制 。 1 高精度特性阻抗设计的必要性 特性阻抗设计的目的是让同一信号在其传输路 图2 DSP模块调试平 台示意图 径上具有相 同的阻抗值 ，即阻抗匹配。在高速 PCB 中，当信号链路上阻抗不匹配时，会引起信号畸变、 调试时发现能正常工作的SERDES接 口在调试 电磁辐射发射加重以及反射等问题，如图1。 底板上的走线很短(500mil以内)，不能正常工作的 传统的设计方法对特性阻抗设计重视不够，往 SERDES接 口走线都在 1500rail以上。在测试信号 往通过在源端或者终端进行端接处理来解决高速 电 波形时发现信号在出DSP或者CPU模块时质量较 路传输线效应引起的各种问题。事实上，合理的端 好，经过调试底板到达收端模块连接器处时严重失 接处理和阻抗匹配设计才是解决问题的关键。有研