第02章集成逻辑门电路.pptVIP

第2章 集成逻辑门电路 高电平UH： 输入高电平UIH 输出高电平UOH 低电平UL： 输入低电平UIL 输出低电平UOL 逻辑“0”和逻辑“1”对应的电压范围宽，因此在数字电路中，对电子元件、器件参数精度的要求及其电源的稳定度的要求比模拟电路要低。 一、二极管伏安特性 2.2 TTL与非门 TTL与非门工作原理 TTL与非门 2.2.2 TTL与非门外特性和参数 3、输入负载特性 (ui ?R ) ---------扇出系数 6、传输延迟特性 学习TTL与非门的要求： 小结： 1.TTL集成逻辑门电路的系列比较多，常用的有五个系列。 2.集电极开路门（OC门）的输出端可并联实现线与。 3.三态输出门（TSL门）的输出端也可并联使，但应分时工作，三态输出门还常用来构成单向总线和双向总线。 1、如果要实现如下图所示各TTL门电路输出端所示的逻辑关系，请分析各电路输入端的连接是否正确？如果不正确，请予以改正。 解：由题知三极管基极电流为： 3) 当A接0.3V,0V时，同样，电压表的读数也是0.3V,0V；输出电压应为高电平3.6V 4、 如下图所示逻辑电路，图中D1是TTL三态输出与非门，D2是74系列TTL与非门，电压表的量程为5V，内阻为100KΩ。试问，在下列情况下电压表的读数以及D2的输出电压Uo各为多少？ TTL异或门电路 +VDD +10V B1 G1 D1 S1 uA uY TN TP B2 D2 S2 G2 VSS + - uGSN + - uGSP 2. 4 CMOS 集成门电路 2. 4 1 CMOS 反相器 一、电路组成及工作原理 A Y 1 0V +10V uA uGSN uGSP TN TP uY 0 V UTN UTP 截止 导通 10 V 10 V UTN UTP 导通 截止 0 V UTN = 2 V UTP = - 2 V +10V RONP uY +VDD 10V S TN TP +10V RONN uY +VDD 0V S TN TP 输入端保护电路: C1、C2 — 栅极等效输入电容 (1) 0 uA VDD + uDF (2) uA VDD + uDF D 导通电压： uDF = 0.5 ~ 0.7 V (3) uA - uDF 二极管导通时，限制了电容两端电压的增加。 保护网络 +VDD uY uA TP D1 C1 C2 RS TN D2 D3 VSS D1、D2、D3 截止 D2、D3 导通 uG = VDD + uDF D1 导通 uG = - uDF 二、静态特性 1. 电压传输特性： iD +VDD B1 G1 D1 S1 + uI - uO TN TP B2 D2 S2 G2 VSS A B C D E F UTN VDD UTH UTP UNL UNH AB 段： uI UTN ， uO = VDD 、 iD ? 0， 功耗极小。 0 uO /V uI /V TN 截止、TP 导通， BC 段： TN 导通，uO 略下降。 CD 段： TN、TP 均导通。 DE、EF 段： 与 BC、AB 段对应，TN、TP 的状态与之相反。 转折电压 指为规定值时，允许波动的最大范围。 UNL： 输入为低电平时的噪声容限。 UNH： 输入为高电平时的噪声容限。 = 0.3VDD 噪声容限： 2. 电流传输特性： iD +VDD B1 G1 D1 S1 + uI - uO TN TP B2 D2 S2 G2 VSS A B C D E F UTN VDD UTH UTP UNL UNH 0 uO / V uI / V A B C D E F 0 iD / mA uI / V UTH 电压传输特性 电流传输特性 AB、EF 段： TN、TP总有一个为 截止状态，故 iD ? 0 。 CD 段： TN、Tp 均导通，流过两管的漏极电流达到最大值 iD = iD（max) 。 阈值电压： UTH = 0.5 VDD （VDD = 3 ~ 18 V） 2. 4. 2 CMOS 与非门、或非门、与门和或门 A B TN1 TP1 TN2 TP2 Y 0 0 0 1 1 0 1 1 截 通 截 通 通 通 通 截 截 通 截 截 截 截 通 通 1 1 1 0 与非门 一、CMOS 与非门 uA +VDD +10V V SS T P1 T N1 T P2 T N2 A B Y uB uY A B 0 0 1 0 0 1 1 1 Y = 或非门 二、CMOS 或非门 uA +VDD +10V V SS T