一种用于加速FPGA设计空间探索的电路特性驱动半-电子与信息学报.PDFVIP

第 37 卷第 10 期 电 子 与 信 息 学 报 Vol.37 No.10 2015 年 10 月 Journal of Electronics Information Technology Oct. 2015 一种用于加速 FPGA 设计空间探索的电路特性驱动半监督建模方法 杨立群①② 李 威① 黄志洪① 孙嘉斌① 杨海钢*① ①(中国科学院电子学研究所 北京 100190) ②(中国科学院大学 北京 100049) 摘 要：该文提出一种电路特性驱动的半监督建模方法来探索 FPGA 架构设计空间。通过加入电路特性作为输入 来构建一个通用的 FPGA 性能模型，该方法能够精确预测指定电路在特定 FPGA 架构上实现的性能。实验结果显 示该方法在预测电路在 FPGA 上实现的面积时，平均相对误差达到 6.25%；预测延时时，平均相对误差可达 4.23%， 具有与半监督模型树(Semi-supervised Model Tree, SMT)方法可比的预测精度。同时，该文方法加速了 FPGA 性 能建模过程，与 SMT 方法比较，在 6 核 Intel 服务器平台 Intel Xeon E7-4807 上，探索具有百万架构的 FPGA 设 计空间时，该文方法可将时间成本由 500 h 降低为 250 h。 关键词：FPGA 设计空间；半监督建模方法；电路特性 中图分类号： TN402 文献标识码： A 文章编号：1009-5896(2015)10-2521-08 DOI: 10.11999/JEIT150162 Circuit Characteristics-driven Semi-supervised Modelling Approach for Accelerating FPGA Design Space Exploration ①② ① ① ① ① Yang Li-qun Li Wei Huang Zhi-hong Sun Jia-bin Yang Hai-gang ① (Institute of Electronics, Chinese Academy of Sciences, Beijing 100190, China) ② (University of Chinese Academy of Sciences, Beijing 100049, China) Abstract: A circuit characteristics-driven semi-supervised modelling approach is proposed for FPGA architecture design space exploration. By including circuit characteristics as input, the proposed approach can estimate the performance of specific circuit on certain architecture accurately. Experimental results illustrate that the approach estimates the area with Mean Relative Error (MRE) up to 6.25%, and delay up to 4.23%, which is comparable to the Semi-s