第二章：单片机的硬件结构.ppt

* * 图2-8 P0口某一位的位电路结构 数据输出的锁存器，用于数据位的锁存。 两个三态的数据输入缓冲器，分别是用于读锁存器数据的输入缓冲器BUF1和读引脚数据的输入缓冲器BUF2。 多路转接开关MUX，一个输入来自锁存器的 端，另一个输入为地址/数据信号的反相输出。MUX由“控制”信号控制。 Q 数据输出的控制和驱动电路，由两个场效应管（FET）组成。 1．位电路结构 * 2．工作过程分析（P0口用作地址/数据总线） 输出时： （1） 与门处于开启状态 1 0 X P0.x引脚输出为1 地址/数据信息为1时 * 2．工作过程分析（P0口用作地址/数据总线） 输出时： （1） 与门处于开启状态 0 1 X P0.x引脚输出为0 地址/数据信息为0时 * 2．工作过程分析（P0口用作地址/数据总线） 输入时： （0） 与门处于截止状态 X 从外部存储器读入信息 P0口作为地址/数据复用方式访问外部存储器时，CPU自动向P0口写入FFH，使下方场效应管截止。从外部存储器输入的数据信息直接由P0.x引脚通过输入缓冲器BUF2进入内部总线。 1 0 1 X * 2．工作过程分析（ P0口用作通用I/O口） （0） 与门处于截止状态 X P0口作输出口时： P0口输出电路为漏极开路输出。 1 0 X 输出1时： 必须外接上拉电阻才能有高电平输出； 输出0时： 下方场效应管导通，P0口输出为低电平。 0 1 P0口作为地址/数据复用口使用，就不能再作为通用I/O口使用。 * 当CPU发出“读锁存器”指令时，锁存器的状态由Q端经上方的三态缓冲器BUF1进入内部总线； P0口作输入口使用时： 有两种读入方式：“读锁存器”和“读引脚”。 当CPU发出“读引脚”指令时，锁存器的输出状态=1，而使下方场效应管截止，引脚的状态经下方的三态缓冲器BUF2进入内部总线。 0 X 1 0 X * 3．P0口的特点 P0口为双功能口——地址/数据复用口和通用I/O口。 （1）当P0口用作地址/数据复用口时，是一个真正的双向口， 输出低8位地址和输出/输入8位数据。 （2）当P0口用作通用I/O口时，由于需要在片外接上拉电阻，端口不存在高阻抗（悬浮）状态，因此是一个准双向口。 为保证引脚信号的正确读入，应首先向锁存器写1。单片机复位后，锁存器自动被置1；当P0口由原来输出转变为输入时，应先置锁存器为1，方可执行输入操作。 * * 2.5.2 P1口 单功能的I/O口，字节地址为 90H，位地址为 90H～97H。P1口某一位的位电路结构如图所示。 1．位电路结构 * 数据输出锁存器，用于数据位的锁存。 两个三态的数据输入缓冲器，分别是用于读锁存器数据的输入缓冲器BUF1和读引脚数据的输入缓冲器BUF2。 数据输出驱动电路，由一个场效应管（FET）和一个片内上拉电阻组成。 * P1口作输出口时： 2．工作过程分析 若CPU输出1： 场效应管截止，P1口引脚的输出为1。 1 0 X 1 若CPU输出0： 场效应管导通，P1口引脚的输出为0。 0 1 0 * 当CPU发出“读锁存器”指令时，锁存器的状态由Q端经上方的三态缓冲器BUF1进入内部总线； 有两种读入方式：“读锁存器”和“读引脚”。 当CPU发出“读引脚”指令时，先向锁存器写1，使场效应管截止，P1.x引脚上的电平经输入缓冲器BUF2进入内部总线。 P1口作为输入口时： 1 0 X * 3．P1口的特点 由于内部上拉电阻，无高阻抗输入状态，故为准双向口。 P1口“读引脚”输入时，必须先向锁存器写入1。 2.5.3 P2口 双功能口，字节地址为A0H，位地址为A0H～A7H。P2口某一位的位电路结构如图2-10所示。 * * * 图2-10 P2口某一位的位电路结构 1．位电路结构 数据输出锁存器，用于数据位的锁存。 两个三态的数据输入缓冲器，分别是用于读锁存器数据的输入缓冲器BUF1和读引脚数据的输入缓冲器BUF2。 多路转接开关MUX，一个输入来自锁存器的Q端，另一个输入是高8位地址。 驱动电路，由场效应管和片内上拉电阻组成。 * 2．工作过程分析 P2口用作地址总线： 1 当“地址”为0时： 场效应管导通，P2口引脚输出为0； 当“地址”为1时： 场效应管截止，P2口引脚输出1。 0 1 0 1 0 X 1 P2口用作通用I/O口: CPU输出1时: 场效应管截止，P2.x引脚输出1； CPU输出0时: 场效应管导通，P2.x引脚输出0。 0 1 1 0 1 0 * P2口输入时，分“读锁存器”和“读引脚”两种方式: “读锁存器”时，Q端信号经输入缓冲器BUF1进入内部总线 “读引脚”时，先向锁存器写1，使场效应管截止，P2.x引脚上的电平经输入缓冲器