第四章--触发器(简).pptVIP

作 业 4-2 4-3 4-6 4-11√ 4-19 4-20 本节主要内容 一、基本RS锁存器 二、逻辑门控RS锁存器 三、主从触发器 主从RS触发器 主从JK触发器 T触发器和T’触发器 CMOS主从结构D触发器 四、边沿触发器 维持阻塞D触发器 利用传输延迟的边沿JK触发器 一、基本RS锁存器 （一）用与非门组成的基本RS锁存器电路结构 和逻辑符号 (二)逻辑功能分析 (二)逻辑功能分析 不稳定状态的约束 R=S=0同时撤消时电路的状态可能有三种情况 （三）或非门构成的基本RS锁存器 例 用与非门组成的基本RS锁存器中，设初始状态为0，已知输入R、S的波形图，画出两输出端的波形图。 解：由与非门组成的基本RS锁存器的真值表可知，当R、S都为高电平时，锁存器保持原状态不变；当S 变低电平时，触发器翻转为1状态；当R 变低电平时，锁存器翻转为0状态；不允许R、S同时为低电平。 优点： 电路结构简单，由电平触发，能存储一位二进制数，是构成各种性能更完善的锁存器的基础。 缺点： 1、锁存器的状态直接由输入信号控制，而在实际应用中，常常要求锁存器的工作状态受某个控制信号的控制，当控制信号有效时，锁存器的状态随着输入信号状态的改变而改变； 2、基本RS锁存器有约束条件：S+R = 1，即不允许S=R=0。 二、逻辑门控RS锁存器 （一）电路结构和逻辑符号 逻辑门控RS锁存器的特征表 不稳定状态的约束 当R=S=1时当CP由1变0时锁存器的状态不定。 当CP=1时，R、S同时由1变0时锁存器的状态不定。 (三)锁存器功能的几种描述方法 1．特性方程 2．状态转换图 3．驱动表 4．波形图 1.特性方程 2.状态转换图 3.驱动表 4.波形图 用输入输出波形来表示锁存器状态的变化。 由于在CP=1期间，G3、G4门都是开着的，都能接收R、S 信号，如果在CP=1期间R、S发生多次变化，则锁存器的状态 也可能发生多次翻转，这种现象叫做空翻。所以，此种锁存器 的触发翻转被控制在一个时间间隔内，而不是某一时刻。 三、主从触发器 （一）主从RS触发器 （1）当CP＝1时，CP’＝0，从触发器被封锁，保持原状态不变；主触发器工作，接收R和S端的输入信号。 （2）当CP由1跃变到0时，即CP=0、CP’＝1。主触发器被封锁，输入信号R、S不再影响主触发器的状态；从触发器工作，接收主触发器输出端的状态。 （3）当CP=0时，主、从触发器均不发生变化。 主从RS触发器的缺点 在CP=1期间，R、S不能同时为1，即仍有约束RS=0，引入主从JK触发器可解决此问题。 （二）主从JK触发器 例 已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。 主从JK触发器的一次变化现象 例 已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。 解：画出输出波形如图示。 四、边沿触发器 （一）维持阻塞D触发器 3.典型集成电路-----74LS112（双JK触发器）  引脚分布 （一）几种时钟控制触发器的国际逻辑符号 4.用JK触发器转换成D触发器 分别写出JK触发器和D触发器的特性方程 4.用JK触发器转换成T或T’触发器 写出T触发器的特性方程： 第三节 集成触发器的主要参数 1. 直流参数 （1）电源电流ICC （2）低电平输入电流IIL （3）高电平输入电流IIH （4）输出高电平UOH和输出低电平UOL 2. 开关参数 （1）最高时钟频率fmax （2）对时钟的延迟（tCPLH和tCPHL） （3）对直接置0置1端的延迟时间(tRLH tRHL tSLH tSHL) 本章小结 K J Q 12 解决的方法：引入边沿触发器 1. 电路结构 置0维持线 响应输入D和CP信号 根据Q3Q4确定触发器的状态 逻辑符号 表示边沿触发，外侧无圆圈，表示上升沿触发。 12 2. 特性表 1 1 0 0 Qn+1 1 1 0 1 1 0 输出状态与D状态相同 0 0 功能说明 Qn D 3. 特性方程 Qn+1 = D 4. 状态图 5. 驱动表 1 1 1 0 1 0 1 0 1 0 0 0 D Qn Qn+1 12 逻辑符号 RD—直接置0端，低电平 有效； SD—直接置1端；低电平 有