组成原理电子教案_sun(第3章).pptVIP

第3章 运算器与运算方法;3.1 运算器的基本组成与功能;;;;3. 控制逻辑;;; 3.2 加法器及定点加减法运算  3.2.1 加法器的实现 ;;▲ 考虑低位进位的加法运算就是全加运算，实现全加运算的电路称为全加器。;;◆ n个全加器相连可得n位的加法器 1）串行进位或行波进位加法器;; ② 下述条件中任一条满足，可生成C2=1。 1) X2、Y2均为“1”； 2) X2、Y2任一个为“1”，且进位C1为“1”。;④ 同理,可得C4的表达式为： C4=X4Y4+(X4+Y4)C3 ; ? Gi表示进位产生函数，当Xi、Yi均为“1”时，本位一定向高位产生进位输出。;;;▲ 组内并行，组间串行进位的16位全加器 ;▲ 组内并行，组间并行进位的16位全加器 ; ? 应用于四个4位先行进位加法器，则有： Cm1=Gm1+Pm1C0;;3.2.2 补码定点加、减法;◆ 补码的加、减法运算公式： [X+Y]补= ([X]补+ [Y] 补) MOD 2n [X -Y]补= ([X]补+ [-Y] 补) MOD 2n;◆ 例1：已知[X]补=01001，[Y]补=11100 ； 求[X+Y]补， [X-Y]补。;◆ 实现补码加、减法运算的逻辑电路;0，加（ADD）操作 1，减（SUB）操作;3.2.3 数据溢出及检测 ;◆ 例2：已知[X]补=01010，[Y]补=01010 [X+Y]补=(01010+01010) MOD 2 5 = 10100 溢出;◆ 溢出常用的判别方法：;图3.18 带溢出检测电路的补码加法器;② 两个补码数实现加、减运算时，若最高数值位向符号位的进位值Cn-1与符号位产生的进位输出值Cn不相同，表明加减运算产生了溢出OVR；;③ 常用双符号位方法来判别加、减法运算是否有溢出。;3.3 定点乘法运算及实现;◆ 常规的乘法运算方法;3.3.1 原码乘法;◆ 笔---纸乘法方法;◆ 就笔---纸乘法方法，为提高效率而采取的改进措施; ? 设P0=0 P1= 2-1 (P0+ X×y0) P2= 2-1 (P1+ X×y1) Pi+1= 2-1 (Pi+ X×yi) ( i=0,1,2,3, ??n-1 ) …… Pn= 2-1 (Pn-1+ X×yn-1);;;▲ 例1． 已知 [X]原= 01101 , [Y]原= 01011 ,; + 1101 y1=1，+ X; ? 为提高乘法的速度，一步求出两位的部分积。; ? 实现+3X有两种方法：;◆ 原码两位乘法运算规则;◆ 对于原码两位乘算法的说明： ;◆ 原码两位乘法运算过程举例;;3.3.2 补码乘法;例2： 已知 X=0.1011，Y= - 0.0001;◆ Booth（布斯）乘法; Y= [Y]补- 2n+1yn;[X×Y]’补=[ (yn-1 - yn) X + 2-1 (yn-2 – yn-1) X + …… + 2-(n-1) (y0 – y1) X + 2-n (y-1 – y0) X]补; ? (yi-1 –yi)X实际上并不做乘法，只要比较相邻两位乘数以决定+X、–X或+0。;▲ 例3： 已知 [X]补=01101, [Y]补= 10110，[-X]补=10011。; 11 1100 110 10 1 得[P3]补;◆ 补码二位乘法可以用布斯乘法过程来推导;乘数代码对 右邻位 加减判断规则 操 作 yi+1 yi yi-1 yi-1+ yi-2yi+1 [Pi+2]补 ;◆ 设乘数[Y]补= ynyn-1 …… y1 y0; P Y y-1 说明;3.4 定点除法运算及实现;3.4.1 原码除法运算; ? 商的符号为相除两数符号的“异或”值，商的数值为两数的绝对值之商。;◆ 采用部分余数减去除数的方法比较两者的大小，当减法结果为负，即上商0时，破坏了部分余数。可采取两种措施。; ? q0位不是符号位，而是两定点小数相除时的整数部分；q0=1时，当作溢出处理。;3. 不恢复余数的除法 (加减交替法);第2步：若已求得部分余数Ri，则第i+1次的部分余数为：;3.5 浮点运算;◆ 计算机中实