解决CPU流水线冲突技术的设计与实现.pdfVIP

维普资讯 2008年 第 4期总第 267 解决CPU流水线冲突技术的设计与实现 张大发，曹庆华，傅翠娇 (JL京航空航天大学 计算机学院 北京 100083) 摘 要 ：流水线是制造高性能 CPU 的关键技术 ，目前许多学者研究在 FPGA上实现具有流水线结构 MIPSCPU，但是 在解决流水线冲突上只是通过简单 的停顿流水线实现 。描述一种较为通用的具有五级流水线的MIPSCPU结构 以及其 中 可能发生的流水线冲突，在此基础上详细介绍解 决流水线冲突的技术 ——数据旁路 以及动态分支预测在 MIPSCPU 中的设 计和实现 ，最后通过一段指令序列进行仿真验证 ，解决流水线冲突的技术减少指令执行所需要 的时钟周期数 。 关键词 ：MIPSCPU；流水线 ；数据冲突 ；数据旁路 ；分支预测 中图分类号 ：TP332 文献标识码 ：B 文章编号 ：1004—373X(2008)04—021—03 DesignandImplementationoftheTechniquesofSolvingPipelineHazardsinCPU ZHANG Dafa，CAOQinghua，FU Cuijiao (SchoolofComputerScienceandEngineering，BeihangUniversity，Beijing，100083，China) Abstract：Pipelineisthekey implementationtechniqueusedtomakefastCPU．ManydevelopersdesignM IPS CPU with pipelinedstructureonFPGA，buttheysolvetheproblem ofpipelinehazardsbysimplystallingpipeline．Inthispaper，atypical M IPSCPU withfive—stagepipelineandpipelinehazardsisdiscussed，thenthemethodsofbypassinganddynamicbranchpre dictiondesignedintheM IPSCPU ，finallytheCPU issimulatedthroughaseriesofinstructions，themethodsofsolvingpipe— linehazardsreduceclockperiodsofexecutinginstructions． Keywords：M IPSCPU；pipeline；datahazards；bypassing；branchprediction 易于进行流水线 CPU 的设计 。 在基本 的MIPS处理器 中有 5个流水级 ，其 中各流水 1 引 言 级定义与主要功能为： ． 流水线是指在程序执行时多条指令重叠进行操作 的 IF为计算下一条指令的地址 PC，并从存储器读取这 一 种技术 。指令流水执行是将指令执行分成几个子过程 ， 条指令 ；ID为对指令进行译码 ，从寄存器堆 中取出源操作 每个子过程对应一个工位 ，称为流水级或流水节拍 ，这个 数 ；EX为当指令是运算类指令时执行运算 ，当指令是转移 工位在计算机里就是可 以重叠工作的功能部件 ，称为流水 类指令时进行有效地址计算 ；MEM 为从存储器存取数 部件。这些不 同的功能部件 同时处理不 同指令 的不