时序逻辑电路简.pptVIP

7.维持阻塞型D（由同步RS转换）?T’触发器：如果将维持阻塞D触发器的D端与相连，就构成T’触发器，它的逻辑功能是每来一个脉冲就翻转一次即：具有计数的功能。（前沿触发）第30页，共67页，星期日，2025年，2月5日9.2时序逻辑电路的简单分析1.从给定的逻辑图中，分析每个触发器的工作状态和翻转条件。2.分析电路的每一个状态（驱动）方程，列出状态表。3.根据时序逻辑电路的状态表写出电路的逻辑关系，从而分析电路的逻辑功能。第31页，共67页，星期日，2025年，2月5日计数器计数器是数字电路中的基本部件之一，触发器的用途之一也就是组成各种类型的计数器。计数器的分类：按计数进制分——二进制计数器、十进制（二——十进制）计数器、N进制计数器等。按计数方式分——加法计数器、减法计数器、可逆计数器；按计数脉冲所加入的位置分——异步计数器、同步计数器；异步计数器同步计数器1.四位异步二进制加计数器2.异步十进制加计数器1.四位同步二进制加法计数器2.同步十进制加法计数器第32页，共67页，星期日，2025年，2月5日1.异步二进制计数器二进制只有0和1两个数码，二进制的计数规则为“逢二进一”。由于双稳态触发器有0和1两种状态，可以表示一位二进制数。如果要表示n位二进制数，就需要n个触发器。*四位异步二进制加法计数器（1）四位二进制计数器就需要四个触发器（3）四位二进制加法计数规则：——每来一个脉冲，最低位触发器翻转一次。——高位触发器是在相邻低位触发器从1变为0进位时翻转。（2）四位二进制加法计数器状态表如下页异步计数器第33页，共67页，星期日，2025年，2月5日计数脉冲二进制数十进制数Q3Q2Q1Q00000001000112001023001134010045010156011067011178100089100191010101011101111121100121311011314111014151111151600000四位二进制加法计数器状态表第34页，共67页，星期日，2025年，2月5日（4）用J、K触发器组成的四位异步加法计数器如下图：电路特点：①每个触发器的JK端悬空，相当于J=1，K=1的状态。具有计数功能。③每个触发器的CP脉冲由低位的Q端提供，从而保证在脉冲的下降沿翻转。②高位触发器是在低位触发器由1变为0时翻转。第35页，共67页，星期日，2025年，2月5日*由于每来一个计数脉冲，计数器的值加1，所以，称为加法计数器。④工作波形：*由于计数脉冲，只是加在最低位的触发器上，其他各位触发器则由相邻低位触发器输出的进位脉冲来触发，因此它们的状态变化有先有后，是异步的，所以称为异步计数器。第36页，共67页，星期日，2025年，2月5日*如果每来一个计数脉冲，计数器的值减1，则称为减法计数器（减计数器通常使各触发器初值置1），既能实现加法计数又能实现减法计数的计数器称为可逆计数器。*如果计数脉冲是同时加在每一个触发器的CP端，则各触发器是同时工作的，就称为同步触发器。第37页，共67页，星期日，2025年，2月5日2.异步二-十进制加计数器关键点：如何使计数器的状态从1001直接变回到0000。（1）二—十进制计数器状态表（2）用JK触发