天津大学《数字电子技术》课件七位数码管.pptxVIP

下载本文档

1
0
约7.11千字
约 21页
2025-07-22 发布于北京
举报
版权申诉

天津大学《数字电子技术》课件七位数码管.pptx

1、本文档共21页，可阅读全部内容。
2、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

7段数码管显示

FPGA程序设计天津大学精密仪器与光电子工程学院陈世利

点亮数码管SWLED电源开关按键rst

basys3对应管脚与显示原理数码管显示部分的电路如图所示。我们使用的是一个四位带小数点的七段共阳数码管，当我们相应的输出脚为低电平时，该段位的LED点亮。位选位也是低电平选通。位码an[3:0]段码seg[7:0]Ego1正好相反，是共阴极

Ego1的共阴极位码控制图

约束文件对应关系#set_property-dict{PACKAGE_PING2IOSTANDARDLVCMOS33}[get_ports{seg_cs_pin[0]}]#set_property-dict{PACKAGE_PINC2IOSTANDARDLVCMOS33}[get_ports{seg_cs_pin[1]}]#set_property-dict{PACKAGE_PINC1IOSTANDARDLVCMOS33}[get_ports{seg_cs_pin[2]}]#set_property-dict{PACKAGE_PINH1IOSTANDARDLVCMOS33}[get_ports{seg_cs_pin[3]}]#set_property-dict{PACKAGE_PING1IOSTANDARDLVCMOS33}[get_ports{seg_cs_pin[4]}]#set_property-dict{PACKAGE_PINF1IOSTANDARDLVCMOS33}[get_ports{seg_cs_pin[5]}]#set_property-dict{PACKAGE_PINE1IOSTANDARDLVCMOS33}[get_ports{seg_cs_pin[6]}]#set_property-dict{PACKAGE_PING6IOSTANDARDLVCMOS33}[get_ports{seg_cs_pin[7]}]8个数码管的共阴极位码管脚#set_property-dict{PACKAGE_PINB4IOSTANDARDLVCMOS33}[get_ports{seg_data_0_pin[0]}]#set_property-dict{PACKAGE_PINA4IOSTANDARDLVCMOS33}[get_ports{seg_data_0_pin[1]}]#set_property-dict{PACKAGE_PINA3IOSTANDARDLVCMOS33}[get_ports{seg_data_0_pin[2]}]#set_property-dict{PACKAGE_PINB1IOSTANDARDLVCMOS33}[get_ports{seg_data_0_pin[3]}]#set_property-dict{PACKAGE_PINA1IOSTANDARDLVCMOS33}[get_ports{seg_data_0_pin[4]}]#set_property-dict{PACKAGE_PINB3IOSTANDARDLVCMOS33}[get_ports{seg_data_0_pin[5]}]#set_property-dict{PACKAGE_PINB2IOSTANDARDLVCMOS33}[get_ports{seg_data_0_pin[6]}]#set_property-dict{PACKAGE_PIND5IOSTANDARDLVCMOS33}[get_ports{seg_data_0_pin[7]}]#set_property-dict{PACKAGE_PIND4IOSTANDARDLVCMOS33}[get_ports{seg_data_1_pin[0]}]#set_property-dict{PACKAGE_PINE3IOSTANDARDLVCMOS33}[get_ports{seg_data_1_pin[1]}]#set_property-dict{PACKAGE_PIND3IOSTANDARDLVCMOS33}[get_ports{seg_data_1_pin[2]}]#set_property-dict{PACKAGE_PINF4IOSTANDARDLVCMOS33}[get_ports{seg_data_1_pin[3]}]#set_property-dict{PACKAGE_PINF3IOSTANDARDLVCMOS33}