L电路原理.pptVIP

小 结 本章主要介绍了有关逻辑电路的基本概念和TTL、ECL、MOS等集成逻辑门 ? TTL电路输入级采用多发射极晶体管，输出级采用推拉式结构，所以工作速度较快，带负载能力较强，是目前使用最广泛的一种集成逻辑门。应掌握好TTL门电气特性和参数。 ? ECL门是目前速度最高的一种非饱和型电路。其缺点是功耗大，抗干扰能力差。一般只用在要求速度特别高的场合 ? MOS电路属于单极型电路，CMOS电路是重点，具有高速度、功耗低、扇出大、电源电压范围宽、抗干扰能力强、集成度高等一系列特点，使之在整个数字集成电路中占据主导地位的趋势日益明显。 习 题 2-2 2-3 2-6 2-12 2-13 2-14 2-15 2-16 THANK YOU SUCCESS * * 可编辑 ? 平均传输延迟时间tpd 导通延迟时间tPH：L输入波形上升沿的50%幅值处到输出波形下降沿50% 幅值处所需要的时间， 截止延迟时间tPLH：从输入波形下降沿50% 幅值处到输出波形上升沿50% 幅值处所需要的时间， 平均传输延迟时间tpd： 通常tPLH＞tPHL，tpd越小，电路的开关速度越高。 一般tpd = 10ns～40ns 输入信号VI 输出信号V0 TTL“与非”门的外特性及主要参数 返回 §2-2 其它类型TTL门电路 三态逻辑门（TSL） 集电极开路TTL“与非”门（OC门） 集电极开路TTL“与非”门（OC门） 1 0 该与非门输出高电平，T5截止 该与非门输出低电平，T5导通 ? TTL门输出端并联问题 当将两个TTL“与非”门输出端直接并联时： Vcc→R5→门1的T4→门2的T5产生一个很大的电流 产生一个大电流 1、抬高门2输出低电平 2、会因功耗过大损坏门器件 注：TTL输出端 不能直接并联 返回 TTL与非门电路 集电极开路TTL“与非”门（OC门） ? ? OC门的结构 RL VC 集电极开路与非门（OC门） 当输入端全为高电平时，T2、T5导通，输出F为低电平； 输入端有一个为低电平时，T2、T5截止，输出F高电平接近电源电压VC。 ? OC门完成“与非”逻辑功能 逻辑符号： 输出逻辑电平： 低电平0.3V 高电平为VC（5-30V） A B F ? 返回 ? OC门实现“线与”逻辑 F RL VC 相当于“与门” 逻辑等效符号 ? 负载电阻RL的选择 （自看作考试内容） 集电极开路TTL“与非”门（OC门） 返回 集电极开路TTL“与非”门（OC门） ? OC门应用--电平转换器 OC门需外接电阻，所以电源VC可以选5V—30V，因此OC门作为TTL电路可以和其它不同类型不同电平的逻辑电路进行连接 TTL电路驱动CMOS电路图 CMOS电路的VDD = 5V—18V，特别是VDDVCC时，必须选用集电极开路（OC门）TTL电路 CMOS电源电压VDD = 5V时，一般的TTL门可以直接驱动CMOS门 返回 三态逻辑门（TSL） ? 三态门工作原理 除具有TTL“与非”门输出高、低电平状态外，还有第三种输出状态 — 高阻状态，又称禁止态或失效态 非门，是三态门的状态控制部分 E使能端 六管TTL与非门 增加部分 当 E= 0时，T4输出高电平VC = 1，D2截止，此时后面电路执行正常与非功能F=AB 1 0 1V 1V 输出F端处于高阻状态记为Z T6、T7、 T9、 T10均截止 Z 当 E= 1时， 返回 使 能 端 的 两 种 控 制 方 式 低电平使能 高电平使能 三态门的逻辑符号 A B F ? E F A B ? E 返回 THANK YOU SUCCESS * * 可编辑 ? 三态门的应用 1. 三态门广泛用于数据总线结构 任何时刻只能有一个控制端有效，即只有一个门处于数据传输，其它门处于禁止状态 2. 双向传输 当E=0时，门1工作，门2禁止，数据从A送到B； E=1时，门1禁止，门2工作，数据从B送到A。 返回 三态逻辑门（TSL） 总线 §2-3 ECL集成逻辑门 ECL“或/或非”门电路 ECL门的主要优缺点 返回 ECL“或/或非”门电路 输入级 输出级 同时实现或/或非逻辑功能，为非饱和型电路 基准电源--为T4管提供参考电压VBB。选定VBB = -1.2V 逻 辑 符 号 逻 辑 表 达 式 ? 优点 1、开关速度高 2、逻辑功能强 3、负载能力强 ? 缺点 1、功耗较大 2、抗干扰能力差： 逻辑摆幅为0.8V左右，噪声容限VN一般约300mV 互补输出端“或/或非” ，且采用射极开路形式，实现输出变量的“线或”操作 ECL“或/或非”门电路 返回 §2-4 I2L集成逻辑门 I2 L基本单元电路 I2