[工学]第二章、微处理器结构.pptVIP

微型计算机原理(第二章） 第二章微处理器结构 8086CPU结构 8086系统的结构和配置 8086CPU内部时序 80x86典型微处理器介绍 2.1 8086CPU结构 8086CPU的内部结构 8086CPU的寄存器结构 8086CPU的管脚及功能 8086CPU的内部结构组成 8086CPU由两部分组成： 指令执行部件(EU，Execution Unit) 总线接口部件(BIU，Bus Interface Unit) 8086CPU的内部结构 指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。 总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等。 EU和BIU的操作原则 通用寄存器 段寄存器 标志寄存器FR 指令指针寄存器IP 1、 通用寄存器 指令执行部件（EU）设有8个通用寄存器 AX BX CX DX SP BP SI DI 通用寄存器 AX（Accumulator Register） 累加器一般用来存放参加运算的数据和结果，在乘、除法运算、I/O操作、BCD数运算中有不可替代的作用。 BX（Base Register） 基址寄存器除可作数据寄存器外，还可放内存的逻辑偏移地址，而AX，CX，DX则不能。 CX（Counter） 将它称作计数寄存器，是因为它既可作数据寄存器，又可在串指令和移位指令中作计数用。 DX（Data Register） DX除可作通用数据寄存器外，还在乘、除法运算、带符号数的扩展指令中有特殊用途。 SI（Source Index） 源变址寄存器多用于存放内存的逻辑偏移地址，隐含的逻辑段地址在DS寄存器中，也可放数据。 DI（Destination Index） 目标变址寄存器多用于存放内存的逻辑偏移地址，隐含的逻辑段地址在DS寄存器中也可放数据。 BP（Base Pointer） 基址指针用于存放内存的逻辑偏移地址，隐含的逻辑段地址在SS寄存器中。 SP（Stack Pointer ） 堆栈指针用于存放栈顶的逻辑偏移地址，隐含的逻辑段地址在SS寄存器中。 寄存器的特殊用途和隐含性质 在指令中没有明显的标出，而这些寄存器参加操作，称之为“隐含寻址”。 具体的：在某类指令中，某些通用寄存器有指定的特殊用法，编程时需遵循这些规定，将某些特殊数据放在特定的寄存器中，这样才能正确的执行这些指令。采用“隐含”的方式，能有效地缩短指令代码的长度。 2、段寄存器 总线接口部件BIU设有4个16位段寄存器 CS（Code Segment），代码段寄存器中存放程序代码段起始地址的高16位。 DS（Data Segment），数据段寄存器中存放数据段起始地址的高16位。 SS（Stack Segment），堆栈段寄存器中存放堆栈段起始地址的高16位。 ES（Extended Segment），扩展段寄存器中存放扩展数据段起始地址的高16位。 3、标志寄存器FR 标志寄存器FR FR中的状态标志 SF(Sign Flag)：符号标志 SF＝1，表示本次运算结果的最高位(第7位或第15位)为“l”，否则SF＝0。 OF(Overflow F1ag)：溢出标志 FR寄存器的控制标志 4、指令指针寄存器 IP IP 始终存有相对于当前指令段起点偏移量的下一条指令，即IP总是指向下一条待执行的指令 。 IP中内容可由BIU自动修改。 2.2 8086系统的结构和配置 （2）BHE# 、 AD0的代码组合和对应的操作 （3）偶地址字读写 (3)偶地址字节读写(续） （3）奇地址字节读写（续） 奇地址字读写（续） 2.3 8086CPU内部时序 读总线周期示意图（最小模式） 读总线周期示意图（最大模式） 2.4 80x86典型微处理器介绍 1、 80486内部结构框图 最小模式系统 2、最大模式系统配置 与最小模式系统相比较，主要区别是最大模式系统中增设了一个总线控制器8288和一个总线仲裁器8289。8086CPU输出的状态信号S2～S0同时送给8288和8289，由8288输出8086CPU系统所