数字电子技术基础复习第3章.pptVIP

3－8译码器实现组合逻辑电路 例2 试用译码器和门电路实现逻辑函数： 例3 某组合逻辑电路的真值表如右表所示，试用译码器和门电路设计该逻辑电路。 解：写出各输出的最小项表达式，再转换成与非—与非形式: 第三章 复 习 一、组合逻辑电路的特点 组合逻辑电路是由各种门电路组成的没有记忆功 能的电路。它的特点是任一时刻的输出信号只取决于 该时刻的输入信号，而与电路原来所处的状态无关。 逻辑图 逻辑表达式 化简 真值表 说明功能 二、组合逻辑电路的分析方法 三、组合逻辑电路的设计方法 逻辑抽象 列真值表 写表达式 化简或变换 画逻辑图 [练习1] 写出图中所示电路的逻辑表达式，说明其功能 A B Y ≥1 ≥1 ≥1 ≥1 [解] 1. 逐级写出输出逻辑表达式 2. 化简 3. 列真值表 0 0 0 1 1 0 1 1 1 0 0 1 4. 功能 输入信号相同时 输出为1，否则为0 — 同或。 红灯R 黄灯Y 绿灯G 单独亮?正常 黄、绿同时亮,红灯不亮?正常 其它情况?不正常 [练习2] 交通灯故障监测逻辑电路的设计 RYG 单独亮?正常 黄、绿同时亮?正常 其他情况?不正常 R YG 0 00 01 1 11 10 1 1 1 1 0 0 0 0 Z= RYG+RG+RY R Y G Z 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 1、列真值表 2、卡诺图?化简 RY RG 3、写最简逻辑式 设：灯亮为“1”，不亮为“0”， 正常为“0”，不正常为“1”。 4、用基本逻辑门构成逻辑电路 Z= RYG+ RG+ RY R Y G 1 1 1 ?1 Z 若要求用与非门构成逻辑电路呢？ 5、用与非门构成逻辑电路 =RYG + RG + RY = RYG ?RG RY Z= RYG+ RG+ RY R Y G 1 1 1 Z (利用反演定理A+B=A?B , A+B+C=A?B?C) 四、常用中规模集成组合逻辑电路 1. 加法器： 实现两组多位二进制数相加的电路。 根据进位方式不同，可分为串行进位加法 器和超前进位加法器。 2. 数值比较器： 比较两组多位二进制数大小的电路。 3. 编码器： 将输入的电平信号编成二进制代码的电路。 主要包括二进制编码器、二 – 十进制编码 器和优先编码器等。 4. 译码器： 将输入的二进制代码译成相应的电平信号。主要包括二进制译码器、二 – 十进制译码器和显示译码器等。 5. 数据选择器： 在地址码的控制下，在同一时间内从 多路输入信号中选择相应的一路信号 输出的电路。常用于数据传输中的并- 串转换。 6. 数据分配器： 在地址码的控制下，将一路输入信号 传送到多个输出端的任何一个输出端 的电路。常用于数据传输中的串-并转 换。 [练习] 用二 - 十进制编码器、译码器、发光二极管七段显示器，组成一个 1 数码显示电路。当 0 ? 9 十个输入端中某一个接地时，显示相应数码。选择合适的器件，画出连线图。 Ya A3 A2 A1 A0 +VCC 74LS48 显示 译码器 Yb Yc Yd Ye Yf Yg 共阴 [解] 1 1 1 1 +VCC Y3 Y2 Y1 Y0 74LS147 10线-4线 编码器 I0 I1 I9 +VCC S0 S1 S9 … … 五、用中规模集成电路实现组合逻辑函数 1. 数据选择器： 为多输入单输出的组合逻辑电路，在输入数据都为 1 时，它的输出表达式为地址变量的全部最小项之和，适用于实现单输出组合逻辑函数。 2. 二进制译码器： 输出端提供了输入变量的全部最小项，而且每一个输出端对应一个最小项，因此，二进制译码器辅以门电路（与非门）后，适合用于实现单输出或多输出的组合逻辑函数。 例1： 利用四选一选择器实现如下逻辑函数。 与四选一选择器输出的逻辑式比较 可以令： 变换 D0 D1 D2 D3 A0 A1 W A G R Y “1” 接线图 74LS153 解：将逻辑函数转换成最小项表达式，再转换成与非—与非形式。 =m3+m5+m6+m7 = 用一片74138加一个与非门就可实现该逻辑函数。 S1 S2 S3 真值表