数字逻辑与数字系统 时序逻辑2.pptVIP

* 五、同步时序逻辑设计 同步时序逻辑设计的步骤：见教本P90！ 第四章 时序逻辑（续） 1）、分析设计要求，建立原始状态图，并化简； 2）、确定触发器数目和类型，选择状态编码； 3）、求状态方程、输出方程，能否自启动； 4）、求驱动方程； 5）、画逻辑图。 例1、设计一个“111”时序检测器，当接连三个或三个以上“1”电平输入检测时，输出为“1”点平，其它情况下输出为“0”电平。 解： （1）建立原始状态图，并化简 “111”检测器 Z输出 输入X CP 一个1未送入以前检测器（即初态）状态为：S0 送入1个1以后的状态为：S1 连续送入2个1以后的状态为：S2 连续送入3个或3个以上1以后的状态为：S3 原始状态图（X/Z）： S0 S2 S3 S1 1/0 0/0 1/0 1/1 1/1 0/0 0/0 0/0 比较S2和S3状态可发现：在相同输入条件下它们转换到同样的次态去，而且转换后得到同样的输出。因此， S2和S3为等价状态，可以合并为一个。 从物理上不难理解，因为当电路处于S2时，表明已连续输入两个1，这时只要输入再为1，就表明是连续输入三个1的情况，无须再设置一个电路状态。 对原始状态图化简： 0/0 S2 S0 S1 1/0 0/0 1/0 1/1 0/0 （2） 触发器选型及状态分配 选用JK触发器，2n≥N=3 得：n=2，即用两个JK触发器（F2、F1） 取 S0=00，S1=01，S2=10 标准：得到的电路最简，能自启动！ （3）输出方程、状态方程、自启动否？ 00 01 11 10 Z 0 1 Q2Q1 X 0 0 × 0 0 0 × 1 Q2Q1 X 0 0 × 0 00 01 11 10 0 1 0 1 × 1 Q2 0/0 0/0 1/0 0/0 0/0 00 01 10 1/1 Q2Q1 X 0 0 × 0 Q1 00 01 11 10 0 1 1 0 × 0 无效状态：Q2Q1=11 当X=1， 11 10 当X=0， 11 00 所以，能自启动！ (4)、驱动方程： （2）式变为： 与状态方程比较得： （1）式变为： 与状态方程比较得： （5）、逻辑图 J1 K1 Q1 J2 K2 Q2 CP Z X 例2、设计一个同步十进制计数器。 解： （1）建立原始状态图： 计数器 CP 计数脉冲 C 进位脉冲 计数器应有十个状态，既N=10，分别用S0，S1……S9表示，得： /c： S0 S1 S2 S3 S4 S9 S8 S7 S6 S5 /0 /0 /0 /0 /0 /0 /0 /0 /0 /1 （2）触发器选型及状态分配 2n≥N=10，所以，n=4 即：选用4个JK触发器 选用8421编码（Q4Q3Q2Q1）（也可选余3码或余3循环码） 即：Q4Q3Q2Q1 /c 0000 0001 0010 0011 0100 1001 1000 0111 0110 0101 /0 /0 /0 /0 /0 /0 /0 /0 /0 /0 （3）、输出方程、状态方程 × × 1 0 × × × × 0 0 0 0 0 0 0 0 Q4Q3 00 01 11 10 Q2Q1 C 00 01 11 10 00 01 11 10 Q2Q1 Q3 00 01 11 10 × × 0 1 × × × × 0 1 0 0 0 0 0 0 00 01 11 10 Q2Q1 Q4 00 01 11 10 × × 0