第六章时序逻辑电路--寄存器.pptVIP

同步十进制加法计数器电路的状态转换图 返回 同步十进制加法计数器74160的逻辑图 返回 异步清零 同步置数 74LS160的功能表 工作状态 X 0 X X X 置 0（异步） 1 0 X X 预置数（同步） X 1 1 0 1 保持（包括C） X 1 1 X 0 保持（C=0） 1 1 1 1 计数 异步清零 同步置数 74LS160与74LS161 74LS160是同步十进制加法计数器 74LS161是同步十六进制加法计数器 74LS160 与74LS161的引脚排列相同 74LS160 与74LS161都采用同步置数、异步清零方式 74LS160在计数到1001时输出一个进位脉冲 74LS161在计数到1111时输出一个进位脉冲 同步十进制减法计数器电路 ③十进制可逆计数器 基本原理一致，电路只用到 0000~1001的十个状态 实例器件 单时钟：74190,168 双时钟：74192 状态转换图 单时钟同步十进制可逆计数器74LS190的逻辑图 返回 三、异步计数器 异步二进制加法计数器 ①异步二进制加法计数器 在末位+1时，从低位到高位逐位进位方式工作。 原则：每1位从“1”变“0”时，向高位发出进位，使高位翻转 ②异步二进制减法计数器 在末位-1时，从低位到高位逐位借位方式工作。 原则：每1位从“0”变“1”时，向高位发出进位，使高位翻转 2、异步十进制加法计数器 原理： 在4位二进制异步 加法计数器上修改 而成， 要跳过 1010 ~ 1111 这六个状态 1 2 3 4 5 6 7 8 9 10 J=0 J=1 J=0 J=K=1 J=1 J=0 器件实例：二－五－十进制异步计数器74LS290的逻辑图 R01= R02=1 S91·S92 = 0 ， Q3Q2Q1Q0=0000，清零S91=S92=1 R01·R02 = 0 ，Q3Q2Q1Q0=1001，置数S91·S92=0、 R01·R02 = 0 ，计数 74LS290功能表 CP0-Q0 2进制 CP下降沿有效 CP1-Q3Q2Q1 5进制 基本工作方式 （1）二进制计数：将计数脉冲由CP0输入，由Q0输出 二进制计数器 计数顺序 计数器状态 CP0 Q0 0 0 1 1 2 0 基本工作方式 （2）五进制计数：将计数脉冲由CP1输入，由Q3 、Q2、 Q1 输出 五进制计数器 计数顺序 计数器状态 CP1 Q3 Q2 Q1 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 0 0 0 基本工作方式 （3） 8421BCD码十进制计数：将Q0与CP1相连,计数脉冲CP由CP0输入 8421BCD码十进制计数器 计数 计 数 器 状 态 顺序 Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 0 0 0 0 二进制 五进制 图 74LS75的逻辑图 返回 图 74LS175的逻辑图 返回 由维持-阻塞 D--FF构成 图 用D触发器构成的移位寄存器 返回 图 用JK触发器构成的移位寄存器 返回 图 4位双向移位寄存器74LS194A的逻辑图 返回 74LS194A的工作模式 RD S1 S0 工作状态 0 1 1 1 1 X X 0 0 0 1 1 0 1 1 置0 保持 右移 左移 并行输入 常用集成移位寄存器 74LS194 /74LA194A 双向四位移位寄存器 CC40194 CMOS双向四位移位寄存器 74HC194 CMOS双向四位移位寄存器 74LS164 八位移位寄存器 74LS198 八位双向移位寄存器 图 用两片74LS194接成8位双向移位寄存器 返回 返回 　　1．按计数进制分 二进制计数器：按二进制数运算规律进行计数的电路称作二进制计数器。 十进制计数器：按十进制数运算规律进行计数的电路称作十进制计数器。 任意进制计数器