第章FPGACPLD结构原理.pptVIP

CPLD/FPGA实用教程 第 2 章 PLD/CPLD/FPGA/ 硬件结构 2.1 概 述 2.1 概 述 2.1 概 述 2.2 简单可编程逻辑器件原理 2.2简单可编程逻辑器件原理 2.2简单可编程逻辑器件原理 2.2 简单可编程逻辑器件原理 2.2简单可编程逻辑器件原理 2.2简单可编程逻辑器件原理 2.2简单可编程逻辑器件原理 OLMC输出逻辑宏单元 GAL有4个多路选择器，通过不同的选择方式可以产生多种输出结构，分别属于三种模式。 一旦确定了某种模式，所有的OLMC都将工作在同一种模式下。 2.4 FPGA的结构与工作原理 2.6 FPGA/CPLD产品概述 2.6 FPGA/CPLD产品概述 2.6 FPGA/CPLD产品概述 2.6 FPGA/CPLD产品概述 2.7 编程与配置 2.7 编程与配置 2.7 编程与配置 2.7 编程与配置 4、I/O控制块 器件的I/O控制块 I/O控制块允许每个IO引脚单独被配置为输入、输出和双向工作模式。 所有IO引脚都有一个三态缓冲器，控制信号来自多路选择器，可以选择用信号、GND和VCC控制。 5 、系统控制信号 INPUT/GLCK1:全局时钟； INPUT/GCLRn:系统清零； INPUT/OE1、 INPUT/OE2 :输出使能； 2.4.1 查找表逻辑结构 FPGA查找表单元 主要特点： 大部分FPGA采用基于SRAM的查找表结构，用SRAM来构成逻辑函数发生器。 一个N输入的LUT可以实现N个输入变量的任何逻辑。 一个N输入的LUT，需要SRAM存储N个输入构成的真值表，需要2的N次幂个位的SRAM单元。 由Xilinx公司发明，基于查表结构（LUT) FPGA查找表单元内部结构 4输入 16×1 SRAM存储真值表 事先写入结果 查表地址 输出 . . . IOC IOC IOC IOC . . . . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC 逻辑单元LE . . . IOC IOC . . . IOC IOC IOC IOC . . . 快速通道互连 逻辑阵列块 (LAB) IOC IOC . . . 逻辑单元的内部结构 CPLD 与FPGA的选择 CPLD适合于设计译码等复杂组合逻辑，上电即可以工作; FPGA中的触发器很多，适合于复杂时序逻辑电路，但上电时需要专用配置芯片进行配置。 减少对器件的触摸和损伤 不计较器件的封装形式 允许一般的存储 样机制造方便 支持生产和测试流程中的修改 允许现场硬件升级 迅速方便地提升功能 未编程前先焊接安装 系统内编程--ISP 在系统现场重编程修改 2.5 CPLD的在系统可编程 此接口既可作编 程下载口，也可作 JTAG接口 ALTERA 的 ByteBlaster（MV）下载接口 2.6.1 Lattice公司CPLD器件系列 1. ispLSI器件系列 ispLSI1000E系列 ispLSI2000E/2000VL/200VE系列 ispLSI 8000/8000V系列 ispLSI5000V系列 2. ispMACH4000系列 3. Lattice EC ECP系列 IspMACH 4000Z、ispMACH 4000V 、 ispMACH 4000Z 2.6.2 Xilinx公司的FPGA和CPLD器件系列 2. SpartanⅡ Spartan-3 Spartan 3E器件系列 5. Xilinx的IP核 1. Virtex-4系列FPGA Virtex-4 LX Virtex-4 SX Virtex-4 FX 3. XC9500 XC9500XL系列CPLD 4. Xilinx FPGA配置器件SPROM 2.6.3 Altera公司FPGA和CPLD器件系列 1. Stratix II 系列FPGA 5. MAX系列CPLD 2. ACEX系列FPGA 4. FLEX系列FPGA 2. Stratix系列FPGA 6. Cyclone系列FPGA低成本FPGA 7. Cyclone II系列FPGA 8. MAX II系列器件 9. Altera宏功能块及IP核 2.6.4 Actel公司的FPGA器件 2.6.5 Altera公司的FPGA配置方式与配置器件 器 件 功能描述 封装形式 EPC2 1695680×1位，2.3/5V供电 20脚PLCC、32 脚 TQFP EPC1 1046496×1位，2.3/5V供电