西安电子科技大学《 微机原理与系统设计》课件-半导体存贮器.pptVIP

图4.38DRAM2164的“提前写”图4.38DRAM2164的“读变写”3)刷新DRAM必须每隔2～4ms刷新一次

(因为信息存储在电容中) 将DRAM所存放的每一bit信息读出并照原样写入原单元的过程。刷新由DRAM内部特殊电路来实现，结合外部刷新时序，经过256个刷新周期即可完成2164整个存储体的刷新。图4.39DRAM2164的刷新过程4．关于使用DRAM的建议

(1)在设计构成微机系统(如嵌入式系统)时，能不用DRAM时尽量不用，可用SRAM代替DRAM，尤其是在构成的内存不大时，SRAM的价格是可以接受的；

(2)采用系统集成的方式，尽量采用已经做好的产品，无须考虑DRAM如何读写、如何刷新。

(3)采用可提供、和刷新控制的处理器；

(4)采用DRAM控制器。例如Intel公司的8203、8207、82C08等。4.3.2动态存储器的连接使用1．行列控制信号的形成（略）2．DRAM的读写（略）3．刷新（略）4.3.3内存条（略）4.4存储卡（略）作业：P136：2、5、7、8题。P137：9、12(将题中2764换为6264)、13、15题。P137：10、18、19题。SRAM:6116:2K×8bit6264/6164:8K×8bit61256:32K×8bitPROM:63S241:512K×4bitEPROM:2732:4K×8bit2764:8K×8bit27C040:512K×8bitE2PROM:2864:8K×8bit98C64A:8K×8bitFlash:28F040:512K×8bitDRAM:2164/3764/4164:64K×1bit21256:256K×1bitNMC21257/41257:256K×1bit**SDRAM:SynchronousDynamicRandomAccessMemory，同步动态随机存储器，同步是指Memory工作需要同步时钟，内部的命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失；随机是指数据不是线性依次存储，而是自由指定地址进行数据读写。EDO内存是ExtendedDataOut（扩展数据输出）的简称，它取消了主板与内存两个存储周期之间的时间间隔，每隔2个时钟脉冲周期传输一次数据，大大地缩短了存取时间，使存取速度提高30％，达到60ns。EDO内存主要用于72线的SIMM内存条，以及采用EDO内存芯片的PCI显示卡。3)同时操作

双端口存储器具有A、B两端口，对其存储单元同时操作时，需注意以下问题：

(1)对不同存储单元允许同时读或写；

(2)允许对同一单元同时读；

(3)当一个端口写某单元而另一端口同时读该单元时，读出的数据要么是旧数据，要么是新写入的数据；

(4)当两个端口同时对同一单元写数据时，就会引起竞争，产生错误。4)竞争的消除竞争发生在对同一单元同时写数据时。为防止竞争的发生可采取以下措施：设置两个接口，该接口能保证一个端口只写而另一个只读。例用带有三态门输出的锁存器(74LS373、74LS374)实现。也可在DS1609中设置两个单元，一个A端口只写而B端口只读，另一个单元则相反，B端口只写而A端口只读。在A端口向DS1609写数据时，先读B端口的写状态。若B端口不写，则将自己的写状态写到存储单元中。当B端口写入时，同样需要查询A端口的状态。其过程可用图4.29所示的流程图来说明。图4.29查询写入流程图5)连接使用2．先进先出(FIFO)存储器

1)DS2009的引线及功能：D0～D8为9条输入数据线；Q0～Q8为9条输出数据线；为复位输入端，使写入地址回到000H。DS2009每写入一个9位数据，地址自动加1；当加到1FFH后再加1，又可回到000H从头开始。在多片DS2009级联增加FIFO深度时，用低电平首先加载该芯片。加上负脉冲可使读出地址复位回到000H。为空标志，低电平表示FIFO存储器中的数据已空，无数据可读。为满标志，低电平表示FIFO存储器的各单元已写满。和用于多片级联扩展数据宽度或容量深度。为半满标志，当FIFO存储器已写入的数据达到或超过一半(256个)时，有效(低电平)，常用于单片或字宽扩展。2)具体操作①写操作。在FIFO非满(=1)的条件下，利用脉冲的上升沿将数据写