计算机结构课件.pptxVIP

计算机结构;第一章 计算机系统概述;1.1 计算机的四代变化（了解）;1.2 计算机的分类;金字塔：;秀一秀你的电脑; 14.0英寸笔记本电脑 （i5-3230M 4G 1T 2G独显 摄像头 DVD刻 Win8）;1.3 计算机的主要性能指标;速度指标：;冯.诺依曼结构;改进的冯.诺依曼结构;冯诺依曼结构;哈佛结构：;;2、运算器 运算器只能完成二进制数的加、减、乘、除等基本算术运算和逻辑运算；;经典的计算机CPU硬件结构;3、控制器;4、程序的基本概念;计算指令编码举例：;指令的形式以及存储;指令在CPU中的执行过程;1.5 计算机软件：各种程序的统称;软件的发展演变;1.7 计算机层次结构;1. 8 新一代计算机;小结; 服务器（SERVER）;工作站（WORK STATION）;大型机;超级计算机;大型机和超级计算机区别：;第一代计算机;ENIAC（中文名：埃尼阿克 ）;第二代计算机;第三代计算机;第四代计算机（70年代—）;摩尔定律;计算Y=AX+B+C的C语言程序;新摩尔定律：;CPU：I7;本章主要内容;2.1 数据与文字的表示方法 ;2.1 数据与文字的表示方法 ;C语言程序中基本数据类型;2.1.1数据符号的表示;2.1.2 有符号数的机器码表示;Ⅰ.原码表示;Ⅱ.反码表示;Ⅲ 补码表示;① 单符号补码表示;例3.求相反数 已知：[XT]补=1 011010，求[-XT]补 [-XT]补=0 100101+1=0 100110 ;补码进行移位操作方法;② 双符号补码表示;双符号溢出判别举例：;Ⅳ 移码表示;2.1.3 数据格式;Ⅰ 定点数的数据格式;① 定点小数;② 定点整数;说明：;Ⅱ 浮点表示;;浮点数格式说明——阶码：;IEEE754浮点标准;IEEE754标准规定：;标准解释:(以32位浮点标准为例）;全0阶码非0尾数：非规格化数（阶码为-127时） 特点是尾数隐藏位为0，并且阶的真值为-127或-1023.故其数值为： (-1)s×0. f×2e-127或(-1)s×0.f×2e-1023 引入目的：用于处理阶码下溢，使得出现比最小规格化数如(-1)s×1.0×2-126还小的数时程序能继续运行下去。 处理方法：“逐级下溢”。当运算结果的阶码比最小能表示的阶码还小时，尾数右移1次，阶码加1，如此循环直到尾数为0，或使阶码达到可表示的最小值（-126或-1022）。 总结： 规格化的数：阶码非全0且非全1 阶码全0，或近似0;阶码全1，为无穷或非数;IEEE754表数范围;IEEE754浮点数标准举例;2.1.4字符与字符串的表示方法 ;2.1.5 汉字的表示方法 ;汉字字模码;2.1.6 校验码;2.6.1 奇偶校验码;定点数的运算方法;2.2 定点加减法运算;2.2.1 补码定点加、减法运算;补码加减法举例;溢出问题：;溢出常用的判别方法：;基本加/减法器;延迟分析：;补码加、减法运算的逻辑电路;2.2.2 原码定点加减法;举例：;原码定点求差;电路结构框图;2.3 定点乘法运算;2.3.1 原码一位乘法;Ⅰ 手工计算方法：;Ⅱ 算法改进：;1011;Ⅲ 举例说明其运算过程： 例1． 已知 [X]原=01101 , [Y]原= 01011 ,; y2=0，不作加法 C,P 和Y同时右移一位 0 0100 111 1 得P3;;;3 不带符号阵列乘法器;;;计算时间估计：; 阵列乘法器的组织结构规则性强，标准化程度高。适合用超大规模集成电路实现； 其乘法速度仅决定于门和加法器的传输延迟，能获得很高的运算速度。;带符号的阵列乘法器;求补电路;;;;2.4 定点除法运算;2.4.1 原码除法运算;Ⅰ 原码一位除法规律;Ⅱ 恢复余数的除法;Ⅲ 不恢复余数的除法 (加减交替法) ;第1步：R1=X-Y;②除法运算举例：;;③不恢复余数除法运算流程 图;算法分析：;2.4.3 阵列除法器;逻辑单元电路结构：;不恢复余数的阵列除法器 ;2.5 浮点运算;复习定点数的加减乘除;2.5.1 浮点加法、减法运算;Ⅰ浮点加法流程图;x＝2011×1.1011011, ;①0操作数检查：;0操作数判断电路：;②比较阶码并完成对阶;比较阶码：;0;对阶：;③尾数求和;④结果规格化：;先判断是否溢出;F尾;结果规格化电路结构;⑤精度计算：舍入操作;尾数舍入及最终结果存储：;最终标准结果;浮点加