第3章 现代数字电子技术-VHDL设计.pptVIP

传统的电路系统设计方法和步骤： 实际需求→状态图→状态图简化→列状态转换表→写驱动方程→绘逻辑电路图。 该方法适用于小系统的设计。若电路系统庞大，需要按照功能分为若干模块，每个模块分别设计、调试，然后将各模块连起来联调。 这种设计方法过程复杂、调试繁琐，设计周期长、设计成本高。硬件设计工程师需要一种强大的、标准化的硬件描述语言，作为可相互交流的设计环境。 美国国防部在20世纪80年代初提出了VHSIC（Very High Speed Integrated Circuit）计划，其目标之一是为下一代集成电路的生产，实现阶段性的工艺极限以及完成10万门级以上的设计，建立一项新的描述方法。1981年提出了一种新的HDL，称之为VHSIC Hardware Description Language，简称为VHDL，这种语言的成就有两个方面： VHDL的主要优点是： VHDL的主要优点是： 例3-1： 3.1.2 实体—接口部分： 关于实体的几点说明：  （1）实体部分的大写单词ENTITY等为关键字； （2）在ENTITY...END之间表示实体内容； （3）ENTITY后的字符串kxor表示实体的名称； （4）PORT为端口信息关键字， IN代表输入端口， OUT代表输入端口，此外还可以是INOUT(双向)和BUFFER(缓冲器)端口等。 （5）std_logic表示信号取值的类型为标准逻辑位；除了标准逻辑位之外，还可以是实数、整数、无符号数、物理以及以上数据类型组成的记录和数组集合，信号类型也可以是设计者定义。 3.1.3结构体—描述部分： 例3-4：多路选择器的VHDL描述 例3-4：多路选择器的VHDL描述 例3-4 ：多路选择器的VHDL描述 例3-4 ：多路选择器的VHDL描述 例3-4 ：多路选择器的VHDL描述 例3-4 ：多路选择器的VHDL描述 相关语句结构和语法说明 相关语句结构和语法说明 相关语句结构和语法说明 相关语句结构和语法说明 相关语句结构和语法说明 相关语句结构和语法说明 相关语句结构和语法说明 3.2 VHDL数据类型和属性 在VHDL中有三类目标：信号、变量和常量。 目标：是一个或多个代表着目标种类的字符串，多个目 标时用“，”号分开。 PACKAGE meals_pkg ISTYPE meal IS (breakfast，lunch，dinner);END meals_pkg; 3.2.2复合数据类型 ARCHITECTURE rom_arc OF rom ISBEGIN  PROCESS(cs,x1,x2,x3,x4)  VARIABLE n：NATURAL RANGE 0 TO 15;  CONSTANT rom0:std_logic_vector(0 TO 15):= “0101010101010101”;  CONSTANT rom1:std_logic_vector(0 TO 15):= “0011001100110011”;  CONSTANT rom2:std_logic_vector(0 TO 15):= “0000111100001111”;  CONSTANT rom3:std_logic_vector(0 TO 15):= “0000000011111111”; BEGIN  IF cs= ‘1’ THEN  n:=0;  IF x1 = ‘1’ THEN n:= n+1; END IF;  IF x2 = ‘1’ THEN n:= n+2; END IF;  IF x3 = ‘1’ THEN n:= n+4; END IF;  IF x4 = ‘1’ THEN n:= n+8; END IF;  d0 = rom0(n) AFTER 10 ns;  d1 = rom1(n) AFTER 10 ns;  d2 = rom2(n) AFTER 10 ns;  d3 = rom3(n) AFTER 10 ns;  ELSE  d0 = ‘Z’ AFTER 10 ns;  d1 = ‘Z’ AFTER 10 ns;  d2 = ‘Z’ AFTER 10 ns;  d3 = ‘Z’ AFTER 10 ns;  END IF;