- 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
交通灯课程设计----交通信号灯的设计
嵌入式课程设计报告 设计题目:交通信号灯的设计 指导老师:傅文渊 班级:09电子A 姓名:*** 学号:*** 目 录 1 课程设计任务、内容与要求 …………………………………3页 1.1 设计任务…………………………………………………3页 1.2 设计内容…………………………………………………3页 1.3 具体要求…………………………………………………3页 2 系统设计方案 …………………………………………………4页 2.1 设计思路…………………………………………………4页 2.2 系统原理…………………………………………………4页 3 功能模块及仿真………………………………………………5页 3.1分频模块…………………………………………………5页 3.2 交通信号控制模块………………………………………5页 3.3 显示控制模块……………………………………………8页 4 总体设计电路图 ………………………………………………13页 5 硬件验证………………………………………………………14页 6 总结 …………………………………………………………14页 7 参考书目 ……………………………………………………15页 一、任务与要求 基于嵌入式技术利用VHDL 等硬件描述交通信号灯的系统组成。 (1)基本要求: a. 设计一个南北方向为主干道,东西方向为支干道的; b. 选择一个标准时钟发生电路,为电路提供一个标准1HZ 信号; c.(1)交通灯从绿变红时,有5 秒黄灯亮的间隔时间; (2)交通灯从红变绿时,有6 秒间隔时间; (3)主干道上的绿灯时间为60 秒,支干道的绿灯时间为35 秒; d.在DE2 开发板上演示其状态变化过程。 (2)发挥部分: a.在Signal Tap 中显示指示灯变化的输出结果仿真波形图。 b. 在任意时间显示每个状态到该状态结束所需的时间。 交通灯控制系统框图 二、设计方案 用VHDL编写程序实现交通信号控制器的端口控制信号。其中, clk为标准的1HZ的时钟信号;R为复位信号;SPC为紧急情况信号,负责紧急情况的处理,当紧急情况发生时,南北主干道和东西支干道均显示红灯。 该程序定义了4个状态S0,S1,S2,S3。当状态为S0时,南北方向亮绿灯,东西方向亮红灯60s;当为状态为S1时,南北方向亮黄灯,东西方向亮红5s ;当状态为S2时,南北方向亮红灯,东西方向绿灯35s;当状态为S3时,南北方向亮灭灯,东西方向灭灯6s;程序还设计了一个紧急信号情况,当遭遇紧急情况时,主干道和支干道都亮红灯。 状态一:主道绿灯次道绿灯持续时间小于65s时,状态保持不变,若持续时间等于65s时,转换到下一状态黄灯。 状态二:主道黄灯持续时间小于5s时,状态保持不变,若持续时间等于5s时,转换到下一状态红灯。 状态三:主道黄灯次道红灯持续时间小于35s时,状态保持不变,若持续时间等于35s时,转换到下一状态灭灯。 状态四:主道灭灯持续时间小于46s时,状态保持不变,若持续时间等于6s时,转换到下一状态绿灯。 状态五:紧急情况都亮红灯。 三、功能模块 模块一 :分频器 分频器实现的是将高频时钟信号转换成低频时钟信号,clk信号经分频器将50MHz经过PLL分频为25MHz在经过计数器分为1HZ. 分频器模块(div) VHDL源程序: library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity div is port(clk3:IN std_logic; clkout1:OUT std_logic); end div; architecture one of div is begin process(clk3) variable cnt:integer range 0 to 1250; variable tmp:std_logic; begin if(clk3event and clk3=1)then if cnt=1249 then cnt:=0; tmp:=not tmp; else cnt:=cnt+1; end if; end if; clkout1=tmp; end process; end one; 时序仿真图: 模块二: 控制器 控制器的作用是根据计数器计数的值确定状态转换。本控制器的设计
有哪些信誉好的足球投注网站
文档评论(0)