西安交大数字逻辑电路实验报告.docVIP

电子技术实验报告 ——多功能数字钟设计 班级： 计算机 35 姓名： 田博文 学号： 2130505099 日期：2015年6月12日 联系电话目 录 一．实验目的 3 二．项目设计概要 3 1. 设计实现的目标 3 2. 整体设计概述 3 3. 项目设计特点 3 三．系统设计方案 4 1. 系统功能模块设计示意图 4 2. 系统整体逻辑电路图 5 四．各模块功能说明 4 1. second模块 6 4. minute模块 8 5. hour模块 10 6. 电子钟电路总设计图 11 五．测试结果及分析 14 1. 模拟仿真测试方案 14 2. 各模块模拟仿真测试波形图 14 3. 总电路模拟仿真测试波形图 16 六．项目总结 18 七．结束语 18 八．参考书 19 一．实验目的 数字逻辑电路专题实验是对“数字逻辑”课程内容的全面、系统的总结、巩固和提高的一项课程实践活动。根据数字逻辑的特点，选择相应的题目，在老师的指导下，由学生独立完成。目的是： 通过实验使学生掌握数字逻辑电路设计的基本方法和技巧， 正确运用QuartusⅡ软件及实验室多功能学习机硬件平台，完成所选题目的设计任务，并掌握数字逻辑电路测试的基本方法，训练学生的动手能力和思维方法。 通过实验，一方面提高运用数字逻辑电路解决实际问题的能力，另一方面使学生更深入的理解所学知识，为以后的计算机硬件课程的学习奠定良好的基础。 二．项目设计概要 1. 设计实现的目标 设计实现一个数字式多功能电子表。电子钟采用24小时计时，有调时、调分、调秒、整点报时功能，时间由LED七段数码管显示。 2. 整体设计概述 整个电子表分为三个功能模块：计时、计分、计秒电路。为电子钟工作产生时钟信号的分频器（电子钟时钟信号1Hz，电子钟时间设置时钟信号10Hz）包含在总控电路中。电子钟包括时间计时和显示功能电路，控制整个系统的运行的开关，以及产生各种控制信号（电子钟时分秒的设置、停止/清零）。 3. 项目设计特点 在项目设计过程中采用模块化设计思想，事先制定了模块间的接口方案，使得整个系统的组合变得十分灵活。由于我们在设计时为电子钟的三个模块中都加入了显示电路，每个模块有设置电路分别与之连接组成一个分系统，便于调试。在最终整合时，将三模块中的显示电路合起来。 三．系统设计方案 1. 系统功能模块设计示意图： 输入输出信号及功能： 输入信号 功能 输出信号 功能 CLK 时钟信号 M0 分的低位 SETS 设置秒 M1 SETM 设置分 M2 SETH 设置时 M3 STOP 时钟暂停 M4 分的高位 M5 输出信号 功能 M6 RING 整点报时 M7 S0 秒的低位 H0 时的低位 S1 H1 S2 H2 S3 H3 S4 秒的高位 H4 时的高位 S5 H5 S6 H6 S7 H7 系统整体逻辑电路图： 各模块功能说明 Second模块： Second模块的原理图如下： 封装后的second模块： Second模块的设计： 　　该模块主体是一个模60计数器，由2个74160计数器级联而成，共有9个输入，8个输出。输入端口I0~I7并无实际意义，输入端口CLK信号表示，每来一个CLK，则计数器加一。八个输出分别为O1,O2，O3，O4，O5，O6，O7。4个一组组成秒位的个位和十位，连接到LED显示器显示秒位两位数。 　　为了后续模块的互相连接，对电路图稍作修改，如下图： 　　改装后多一对输入输出，CLR和CLRO，方便连接电路组成清零端。 Minute模块： Minute模块的原理图如下： 封装后的minute模块： Minute模块的设计： 　　该模块主体是一个模60计数器，由2个74160计数器级联而成，共有9个输入，8个输出。输入端口I0~I7并无实际意义，输入端口CLK信号表示，每来一个CLK，则计数器加一。八个输出分别为O1,O2，O3，O4，O5，O6，O7。4个一组组成秒位的个位和十位，连接到LED显示器显示分位两位数。 　　为了后续模块的互相连接，对电路图稍作修改，如下图： 改装后多一对输入输出，CLR和CLRO，方便连接电路组成清零端。 3.Hour模块： Hour模块的原理图如下： 封装完成的Hour模块： Hour模块的设计： 　　该模块主体为一个模24计数器，由两个74160级联而成，共有9个输入8个输出。输入端口HI0~HI7并无实际意义，输入端口CLK信号表示，每来一个CLK，则计数器加一。八个输出分别为P1,P2，P3，P4，P5，P6，P7。4个一组组成秒位的个位和十位，连接到LED显示器显示时位两位数。 电子钟电路总设计图： 原理图如下：