数字电路域逻辑设计5-2.pptVIP

触发器的几种触发方式 基本触发器：抗干扰能力差，只要有输入的变化，就引起输出变化。 钟控触发：在时钟到来时，输出按不同触发器的功能根据输入的变化而改变。部分解决了干扰能力差的问题。 主从触发：在时钟的上升沿或下降沿输出才根据输入的前一状态而改变，在其它时间，触发器状态保持不变。 边沿触发：与主从触发器类似，只在脉冲的上升沿或下降沿才触发。 作业：5-10 * * 本章用了大量篇幅来分析触发器的结构，但要求主要掌握： 掌握基本R-S触发器J-K,D,T触发器的功能; 掌握脉冲边沿触发器的触发时机; 会读集成触发器的端口含义. RS触发器： （基本RS触发器） JK触发器： Qn+1=JQn+KQn T触发器： Qn+1=TQn+TQn D触发器： Qn+1=D 本章学习重点: 5.4.2　下降沿触发的边沿触发器 5.4.3　CMOS传输门构成的边沿触发器 5.4.1　维持－阻塞触发器 5.4　边沿触发器 置0阻塞线 置0维持线 置1阻塞线 置1维持线 图5-4-1 维持－阻塞R-S触发器 以基本RS触发器为例，了解维持－阻塞触发器基本工作原理 F G R S CP A B Q Q C E SD RD ● ● a b 5.4.1　维持－阻塞触发器 　　由上可见：由于维持－阻塞的作用，使得触发器仅在CP的上升沿触发，主触发器只接受第一次输入，其余时间保持不变。 　　当CP=0时，触发器状态保持不变。 RD=1、 SD=1， 　　当CP由0跳变至1时，触发器状态发生转移。 　　若S=0、R=1，则RD=1、 SD=0，这使得： 　　(1) 触发器Q置1； 　　(2)通过置0阻塞线封锁C门，阻塞了将触发器置0的渠道； 　　(3)通过置1维持线封锁G门，维持了触发器置1的功能； 　　同样的方法可以分析出其它输入信号作用下的工作情况,均是由维持线与阻塞线封锁了输入端的变化. 　　２．维持－阻塞D触发器 图5-4-2 维持－阻塞D触发器 F G D CP A B Q Q C E SD′ RD′ a b RD SD Q D Q SD RD CP 图5-4-3 上升沿触发的D触发器逻辑符号 置1阻塞线 　　维持－阻塞D触发器为上升沿触发，逻辑功能与钟控D触发器一致。 ● ● 直接置0端 直接置1端 RD Q CP SD D 图5-4-5 D 触发器的工作波形 低电平置0 低电平置1 上升沿触发,接受D值 D触发器波形图示例： 　　１．电路结构 5.4.2　下降沿触发的边沿触发器 图5-4-6 下降沿触发的J-K触发器逻辑图 J K CP A Q Q ≥1 RD SD B D C ≥1 F E H G 　　在稳定的CP=0及CP=1期间，触发器状态均维持不变，只有在CP下降沿到达时刻，触发器才拾取输入信号并发生状态转移，所以是下降沿触发。状态方程也可写成 Qn Qn 1 1 ↓ 1 1 0 1 0 1 ↓ 1 1 1 0 1 0 ↓ 1 1 Qn Qn 0 0 ↓ 1 1 0 1 × × × 0 1 1 0 × × × 1 0 Q Q K J CP SD RD 表5-4-2 下降沿触发的J-K触发器功能表 Q K J Q SD RD CP JK触发器逻辑符号 　　４．工作波形 RD K CP SD J 图5-4-7 下降沿触发的J-K触发器工作波形 Q 5.4.3　CMOS传输门构成的边沿触发器 TG1 TG2 1 ≥1 ≥1 Q Q CP D CP 图5-4-8 CMOS传输门基本触发器 　　１．CMOS传输门构成的基本触发器 　　CP=0、CP=1时，TG1导通，TG2关断，触发器接收输入信号D，使Q=D。 　　CP=1、CP=0时，TG1关断，TG2导通，触发器状态保持不变，将CP=0时接收到的信号存储起来。 　　可见，该触发器与钟控D触发器功能完全一致，属于电位触发方式，CP为低电平有效。 　　２．CMOS传输门构成的D边沿触发器 TG1 ≥1 Q D 图5-4-9 CMOS传输门构成的D触发器 TG3 TG2 ≥1 ≥1 TG4 ≥1 1 Q 1 Q CP CP CP CP CP CP CP CP G1 SD RD G2 G3 G4 Q Q主 Q主 　　触发器的状态转移发生在CP上升沿到达的时刻，且接受这一时刻的输入激励信号D，状态方程为 　　３．CMOS传输门构成的J-K边沿触发器 TG1 ≥1 D 图5-4-10 CMOS传输门构成的J-K触发器 TG3 TG2 ≥1 ≥1 TG4 ≥1 1 Q 1 Q CP CP CP CP G1 SD RD G2 G3 G4 Q主 Q主 1 1 CP CP ＆ ＆ ≥1 J K Q Q CP CP CP