数字电路域逻辑设计4-2.pptVIP

课堂练习 4-2： 4-12 * * ST BIN/OCTⅡ 1 2 EN 图4-1-13 2线-4线译码器扩展成3线-8线译码器 A0 3 2 1 0 Y4 Y5 Y6 Y7 Y0 Y1 Y2 Y3 BIN/OCTⅠ 1 2 EN 3 2 1 0 1 A1 A2 ST 　　４．译码器的功能扩展 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 0 1 1 1 0 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 0 1 0 1 0 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 0 0 0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 表4-1-5 图4-1-13所示电路功能表 A2为0时,I端译码有效,为1时,II端译码有效. A2=0时,A1A0的4种组合译为Y3-Y0的输出;当A2=1时,A1A0的4种组合译为Y7-Y4输出. 　　用2线-4线译码器扩展成3线-8线译码器。 D BIN/OCT 1 2 EN 0 1 2 3 BCD/DEC A1 0 1 2 3 A0 A3 A2 4 5 6 7 8 9 Ⅱ Y0 Y7 Ⅰ BCD/DEC A1 0 1 2 3 A0 A3 A2 4 5 6 7 8 9 Ⅲ Y8 Y15 BCD/DEC A1 0 1 2 3 A0 A3 A2 4 5 6 7 8 9 Ⅳ Y16 Y23 BCD/DEC A1 0 1 2 3 A0 A3 A2 4 5 6 7 8 9 Ⅴ Y24 Y31 A1 A0 A3 A2 A4 　　4. 用2线-4线和4线-10线译码器扩展成5线-32线译码器。 图4-1-16 利用BIN/OCT和BCD/DEC构成5线-32线译码器 　片Ⅰ产生4个片选通信号(也是一个译码器)，每次只有一个输出为0,选中一片4线-10线译码器,被选中的译码器其A3=0,由A2A1A0的值决定译码输出状态. 其余各片由于输入为1***(大于8,而8,9端空置),输出均为全1。 每片的A3相当于使能端. DMUX 0 1 EN G 0 3 0 1 2 3 Y0 Y1 Y2 Y3 A0 A1 D 图4-1-17 数据分配器逻辑符号 　　根据译码器的输出表达式有： 　　５．译码器用作数据分配器 　　这说明，通过改变地址码输入端的二进制代码，可以将选通输入端（使能端）的数据分配到不同的输出端，从而实现数据分配的逻辑功能。 　　 a b c d e f g A0 A1 A2 A3 BIN/7.SEG ≥1 a b c d e f g LT BI/RBO RBI 图4-1-19 七段显示译码器逻辑符号 图4-1-18 七段字形 　　６．七段显示译码器 功能：将输入的二－十进制代码转换成十进制数码对应各段的驱动信号，用7段发光二极管来控制字形的显示。 LT为灯测试输入，低电平有效。 BI/RBO为消隐（熄灭所有的数码管）输入和灭零输出端口，是双重功能端口。低电平有效。 RBI为灭零输入（当显示0时，熄灭），低电平有效，可用于小数部分尾部多余0的消除。 　　 1 1 1 1 1 1 1 1 × × × × × 0 灯测试 字形 0不显示` 0 0 0 0 0 0 0 0 0 0 0 0 0 1 灭零 任何数不显示 0 0 0 0 0 0 0 0 × × × × × × 消隐 0 0 0 0 0 0 0 1 1 1 1 1 × 1 15 … 　　　　　　…　　　　　　　…　　　　　　　… 0 0 0 0 1 1 0 1 1 0 0 0 × 1 1 0 1 1 1 1 1 1 1 0 0 0 0 1 1 0 Yg Yf Ye Yd Yc Yb Ya A0 A1 A2 A3 RBI LT 输　　出 BI RBO 输　　入 十进制或功能 表4-1-8 七段显示译码器功能表 　　概念：能完成比较两个数字的大小或是否相等的各种逻辑功能电路统称为数值比较器。 4.1.5 数值比较器 　　１．１位数值比较器 … COMP 图4-1-22 数值比较器通用逻辑符号 图4-1-23 1位数值比较器 A ≥1 B FA＞B FA ＝ B FA ＜ B ☉ 　　根据电路写表达式： 　　根据表达式列写数值比较器的真值表： 表4-1-9 图4-1-23所示电路真值表 0 1 0 0 0 1 0 0 1 0 0 0 1 0 1 0 1 0 1 1 FA＜B FA=B FA＞B B A 输 出 输 入 　　２．集成４位数值比较器 　　 　　多位数值比较器是由高位开始比较，逐位进行。对于集成数值比较器，设置