1、VHDL程序结构.pptVIP

第四章 VHDL 编程基础 背景 传统数字电路设计方法不适合设计大规模的系统。工程师不容易理解原理图设计的功能。 众多软件公司开发研制了具有自己特色的电路硬件描述语言（Hardware Description Language,HDL），存在着很大的差异，工程师一旦选用某种硬件描述语言作为输入工具，就被束缚在这个硬件设计环境之中。因此，硬件设计工程师需要一种强大的、标准化的硬件描述语言，作为可相互交流的设计环境。 VHDL语言的历史 1982年， 诞生于美国国防部赞助的VHSIC项目。 1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言 ，即IEEE-1076（简称87版) 。 1993年，IEEE对VHDL进行了修订，公布了新版本的VHDL，即IEEE标准的1076-1993（1164）版本。 1996年，IEEE-1076.3成为VHDL综合标准。 VHDL的定义 Very high speed integrated Hardware Description Language (VHDL) 是IEEE、工业标准硬件描述语言 用语言的方式而非图形等方式描述硬件电路 容易修改 容易保存 特别适合于设计的电路有： 复杂组合逻辑电路，如： 译码器、编码器、加减法器、多路选择器、地址译码器…... 状态机 等等…….. VHDL的功能和标准 VHDL 描述 输入端口 输出端口 电路的行为和功能 VHDL有过两个标准： IEEE Std 1076-1987 (called VHDL 1987) IEEE Std 1076-1993 (called VHDL 1993) VHDL特点 与其他的硬件描述语言相比，VHDL具有更强的行为描述能力。 VHDL丰富的仿真语句和库函数，使得在设计的早期就能查验设计系统的功能可行性，随时可对设计进行仿真模拟 VHDL语句的行为描述能力和程序结构决定了他具有支持大规模设计的分解和已有设计的再利用功能。 对于用VHDL完成的一个确定的设计，可以利用EDA工具进行逻辑综合和优化，并自动的把VHDL描述设计转变成门级网表。 VHDL对设计的描述具有相对独立性，设计者可以不懂硬件的结构，也不必管理最终设计实现的目标器件是什么，而进行独立的设计 。 学习VHDL的注意事项 牢记 VHDL是硬件描述语言，不能把它当成纯软件语言来掌握，它的描述与硬件有密切联系。 在VHDL中，字母的大、小写没有区别（单引号内的字符常数和双引号内的字符串除外）； 以分号“；”作为语句结束的标志； 注释行以双短线“- -”开始； VHDL语句的一些规定 各种名称的命名规则： ①名称由字母、数字和下划线组成； ②名称的第一个字符必须是字母； ③名称的最后一个字符不能是下划线，也不能连用下划线； ④命名不能与VHDL的保留字或关键字相同。 一、VHDL程序的基本结构 例1、1位全加器的VHDL描述： ENTITY adder IS PORT( a, b,cin : IN BIT; s ,co : OUT BIT); END adder; ARCHITECTURE a OF adder IS BEGIN s=a XOR b XOR cin; co=((a XOR b) AND cin) OR (a AND b); END a; （一）VHDL的实体(Entity ) 1、实体(Entity ) ENTITY 实体名 IS [类属参数说明] [端口说明] END 实体名; （一）VHDL的实体(Entity ) （一）VHDL的实体(Entity ) 3、类属参数说明 类属参量是实体说明组织中的可选项，放在端口说明之前，用来为设计实体指定参数,如定义端口宽度、器件延时等。其一般格式为： GENERIC （常数名：数据类型:= 设定值； …… 常数名：数据类型:= 设定值)； （一）VHDL的实体(Entity ) （一）VHDL的实体(Entity ) 4、端口说明 描述端口的名称、模式和数据类型。 端口: 实体的每一个输入、输出信号称为端口，对应于硬件电路图或芯片的一个引脚。 （一）VHDL的实体(Entity ) （一）VHDL的实体(Entity ) ①?输入模式(IN) ②?输出模式(OUT) ③?双向模式(INOUT) ④?缓冲模式(BUFFER) 说明经过端口的信号的数据类型。 VHDL是一种强类型语言，有10种标准的数据类型，还可以由用户自定义数据类型。 BIT（位，可取值为‘0’或‘1’ ）类型是VHDL的预定义类型