第2章80C51的结构和原理(2276KB).pptVIP

* * 第二功能（不对口寻址时） P3.0 ：RXD（串行口输入） P3.1 ：TXD（串行口输出） P3.2 ：INT0（外部中断0输入） P3.3 ：INT1（外部中断1输入） P3.4 ：T0（定时器0的外部输入） P3.5 ：T1（定时器1的外部输入） P3.6 ：WR（片外数据存储器“写”选通控制输出） P3.7 ：RD（片外数据存储器“读”选通控制输出） 2.5 80C51单片机最小系统 2.5.1 最小系统的硬件构成 2.5.2 最小系统增加简单I/O设备 应该注意：单片机P0口接有1K的上拉电阻排，作为2003和P0口的公共上拉电阻（图中未画出，P1、P2和P3口均接有4.7K上拉电阻排）。 尚辅网 / 第2章 80C51的结构和原理 * * 80C51内部结构与引脚功能 2.1 80C51单片机的CPU 2.2 80C51的存储器组织 2.3 2.4 80C51单片机并行口 80C51单片机最小系统 2.5 功能上分为： 基本型； 增强型。 存储器配置上分为： ROM； EPROM； ROMLess； FLASH。 8051是Intel公司MCS-51系列的典型品种。 以8051为基核的CMOS产品统称为80C51系列。 * * 2.1.1 80C51的内部结构与引脚功能 CPU 8位，含布尔处理 时钟电路 总线控制 存储器 ROM,4KB RAM,128B SFR,21 I/O接口 并口,4个8位 UART,1个 定时计数器，2个 中断源，5个 * * 2.1.2 80C51典型产品资源配置 应注意：STC系列单片机与80C51兼容，采用串口编程，品种发展迅速。 2.1.3 80C51典型产品封装和引脚 DIP40 封装 Proteus逻辑 2.2 80C51的CPU * * 2.2.1 80C51的功能单元 运算器 ACC,累加器 B，寄存器 PSW,程序状态字 控制器 PC，程序计数器 IR,指令寄存器 译码逻辑及时钟 其他寄存器 DPTR,数据指针 SP,堆栈指针 * * 寄存器及其存储器映射 * * 2.2.2 80C51的CPU时钟 时钟产生方式 内部时钟方式 外部时钟方式 * * 80C51的时钟信号 1个机器周期：12个晶荡周期（或6个时钟周期） 指令的执行时间称作指令周期 （单、双、四周期） * * 2.2.3 80C51单片机的复位 复位可使单片机或系统部件处于确定的初始状态。 复位电路 上电复位电路 按键与上电复位 * * 单片机复位后的状态 PC = 0000H RAM：随机值（运行中复位不改变RAM内容 ） SFR： P0~P3=FFH SP=07H IP、IE和PCON：有效位为0 PSW=00H 2.3 80C51的存储器组织 * * 80C51存储器可以分成两大类： RAM，CPU在运行时能随时进行数据的写入和读出，但在关闭电源时，其所存储的信息将丢失。用来存放暂时性的输入输出数据、运算的中间结果或用作堆栈。 ROM，写入信息后不易改写的存储器。断电后，其中的信息保留不变。用来存放固定的程序或数据，如系统监控程序、常数表格等。 2.3.1 80C51单片机的程序存储器配置 * * 片内与片外程序存储器的选择 EA接高电平 片内 * * EA引脚接地---片外 * * 程序存储器低端的几个特殊单元 * * 程序存储器中的指令代码及其观察 2.3.2 80C51单片机数据存储器配置 * * 片内、片外数据存储器概况 片内RAM及SFR 片外RAM * * 工作寄存器区（含寄存器组0 ~ 3） 寄存器组0：地址00H~07H 寄存器组1：地址08H~0FH 寄存器组2：地址10H~17H 寄存器组3：地址18H~1FH 当前工作寄存器组选择 PSW寄存器中： * * 片内RAM详图 字节 地址 位地址 D7 D6 D5 D4 D3 D2 D1 D0 20H 07H 06H 05H 04H 03H 02H 01H 00H 21H 0FH 0EH 0DH 0CH 0BH 0AH 09H 08H 22H 17H 16H 15H 14H 13H 12H 11H 10H 23H 1FH 1EH 1DH 1CH 1BH 1AH 19H 18H 24H 27H 26H 25H 24H 23H