第一章节数字系统概述幻灯片.pptVIP

1.3 EDA技术基础二、EDA软件开发工具 4、编程/下载 将配置文件通过编程器或下载电缆下载到目标芯片中，从而完成设计电路或系统的物理实现。 5、功能仿真和时序仿真 二、EDA的软件开发工具 将工程设计用文本/图形方式表达出来。 原理图输入方式 状态图输入方式 VHDL/Verilog软件程序的文本方式 二、EDA的软件开发工具 逻辑综合：将电路的高级语言描述转换成低级的、可与FPGA/CPLD基本结构相映射的网表文件。 逻辑映射过程：将电路的高级描述，针对给定硬件结构组件，进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述文件。 网表文件：按照某种规定描述电路的基本组成及如何相互连接的文件。 二、EDA的软件开发工具 逻辑适配：将由综合器产生的网表文件针对某一具体的目标器件进行逻辑映射操作，产生最终的下载文件。 具体包括：底层器件配置，逻辑分割，逻辑优化，布线等。 二、EDA的软件开发工具 功能仿真：对设计的逻辑功能进行测试模拟，以了解其实现的功能是否满足设计的要求，仿真过程不涉及具体器件的硬件特性（如延时特性）。 时序仿真：考虑器件特性，仿真结果包含较为精确的延时信息。 1.3 EDA技术基础 三、EDA芯片的设计开发流程 第2章 数字技术基础 一、数制与编码 二、逻辑代数 三、逻辑函数的化简 四、逻辑门电路 2.1数制与编码 1.数制 基本概念: 进位制：多位数码每一位的构成以及从低位到高位的进位规则称为进位计数制，简称进位制。 基 数：进位制中可能用到的数码个数。 位 权（位的权数）：在某一进位制的数中，每一位的大小都对应着该位上的数码乘上一个固定的数，这个固定的数就是这一位的权数。权数是一个幂。 特点：数码为0～9，基数是10； 　　　运算规律：逢十进一，即：9＋1＝10。 (1)十进制 ５　５　５　５ ５×１０３＝５０００ ５×１０２＝　５００ ５×１０１＝　　５０ ５×１００＝　　　５　 ＝５５５５ 103、102、101、100称为十进制的权。各数位的权是10的幂。 同样数码在不同的数位上代表的数值不同。 ＋ 任意一个十进制数都可以表示为各个数位上的数码与其对应的权的乘积之和，称权展开式。 即：(5555)10＝5×103 ＋5×102＋5×101＋5×100 又如：(209.04)10＝ 2×102 ＋0×101＋9×100＋0×10－1＋4 ×10－2 十进制数的权展开式： (2)二进制 二进制数的权展开式： 如：(101.01)2＝ 1×22 ＋0×21＋1×20＋0×2－1＋1 ×2－2 　＝(5.25)10 加法规则：0+0=0，0+1=1，1+0=1，1+1=10 乘法规则：0·0=0， 0·1=0 ，1·0=0，1·1=1 运算规则 各数位的权是２的幂 二进制数只有0和1两个数码， 可以用数字电路来实现，且运算规则简单 。 数码为：0、1；基数是2。 运算规律：逢二进一，即：1＋1＝10。 数码为：0～7 ；基数是8。 运算规律：逢八进一，即：7＋1＝10。 (3)八进制 八进制数的权展开式： 如：(75.3)2＝ 7×81 ＋5×80＋3 ×8－1＝(61.375)10 各数位的权是8的幂 数码为：0～9、A～F；基数是16。 运算规律：逢十六进一，即：F＋1＝10。 (4)十六进制 十六进制数的权展开式： 如：(D8.A)2＝ 13×161 ＋8×160＋10 ×16－1＝(216.625)10 各数位的权是16的幂 1)基数R，逢R进一， 2)有R个数字符号和小数点，数码K i从0~(R-1) 3)不同数位上的数具有不同的权值Ri。 4) 任意一个R进制数，都可按其权位展成多项式的形式 (N)R=(Kn-1 ? K1 K0. K-1 ?K-m)R =Kn-1 Rn-1+?+K1R1+K0R0+K-1 R-1+?K-m R-m (5)任意进制数 二进制（101）2，101B 八进制 （101）8，101O/Q 十进制 （101）10，101D 十六进制（101）16，101H 表示 N进制转换为十进制 十进制转换为N进制 二、八、十六进制之间的相互转换 2.数制间的转换 例1.3 （12AF .B4 ）16=( ? )10 (1) N进制数--十进制数 例1.1（11001）2＝( ? )10 解：（11001）2＝1×24＋1×23＋0×22＋0×21＋1 ×20 ＝ 16 ＋8＋0＋0＋1 ＝(25 )10 例1.2 （0.0101）2＝( ? )10 ＝0＋0.25＋0＋0.0625