实验一 Quartus II使用.docVIP

实验一 Quartus II工具使用 实验目的 掌握Quartus II的开发界面和开发流程； 掌握用原理图方法进行电路设计； 经过比较了解利用verilog语言进行电路设计的优点； 学会对设计电路进行波形功能仿真。 实验设备 安装Quartus II软件的计算机 SmartEDA实验箱 实验内容 打开Quartus II工作环境，如图1所示。 图1 打开Quartus II工作环境 新建一个Quartus工程，在File菜单中选择New Project Wizard帮助新建工程。打开Wizard之后，界面如图2所示。点击Next，输入工程工作路径、工程文件名以及顶层实体名。 注意：这里输入的顶层实体名字必须与之后设计文件（比如.v文件）的顶层模块名相同，默认实体名与工程文件名相同，本次实验采用这种命名方法，当然用户也可以根据需要输入不同的实体名。 工作路径：E:\yourname\decode_38 //yourname用个人姓名全拼替换 工程文件名：decode_38 顶层实体名：decode_38 输入结束后如图3所示。输入结束后点击Next。 图2 New Project Wizard界面 图3 输入设计工程信息 添加设计文件，界面如图4所示。 如果用户之前已经有设计文件（比如.v文件），那么再次添加相应文件； 如果没有完成的设计文件，点击Next，之后添加并且编辑设计文件。 图4 添加设计文件 选择设计所用器件。由于本次实验使用SmartEDA实验箱，用户必须选择与SmartEDA实验箱相对应的FPGA器件型号。观察实验箱上蓝色核心板上最大的芯片，可知选用的芯片为Cyclone系列的型号为EP1C6Q240C8的器件。 图5 选择相应器件 如图5所示，在Family菜单中选择 Cyclone。在Target device选项框中选择 Specific device selected in ‘Available devices’ list。在Available device列表中选择 EP1C6Q240C8 这个型号的器件。完成后点击Next。 设置EDA工具。设计中可能会用到的EDA工具有综合工具、仿真工具以及时序分析工具。在本次实验中不使用这些工具，因此点击Next直接跳过设置。 图6 设置EDA工具 查看新建工程总结。在基本设计完成后，Quartus II会自动生成一个总结让用户核对之前的设计（如图7所示），确认后点击Finish完成新建。 图7 新建工程总结 在完成新建项目后，Quartus II界面中Project Navigator的Hierarchy标签栏中会出现用户正在设计的工程名以及所选用的器件型号，如图8所示。 图8 观察正在设计的工程 添加所需设计文件。本次实验通过Verilog HDL来描述所设计的硬件，因此要添加verilog设计文件到工程文件中去。打开File菜单中New选项新建一个设计文件，选择Verilog HDL File，如图9所示。 图9 选择设计文件类型 输入硬件描述。在Quartus II环境提供的文本编辑器中输入用户所设计的硬件描述。本次实验设计的是一个38译码器，输入代码如图10所示。 图10 输入设计代码 保存设计。打开File菜单中Save选项或者点击图标保存设计，给设计文件命名decode_38，与实体名相同，点击保存。 编译文件。打开Processing菜单中的start选项，点击Start Compilation。 接下来进行综合前仿真，综合前仿真又叫做功能仿真，是为了检查设计是否在理论上达到预期功能，该仿真不考虑器件实际物理特性。 首先产生综合前仿真用网表。打开Processing菜单中的Generate Functional Simulation Netlist。 创建仿真输入波形文件。仿真时需要对顶层模块的输入管脚提供激励信号，在Quartus软件中可以通过波形文件方便的输入。在新建文件对话框中选择Other Files选项卡，选择其中的Vector Waveform File，如图12所示。 图11 创建波形文件 创建后的空的波形文件如图12所示。 图12 空波形文件 添加信号节点。在文件左半部分点右键，按图13选择。 图13 添加节点右键菜单 单击Insert Node or Bus后，出现如图14的对话框。 图14 添加节点对话框 选择其中的Node Finder可以从节点列表中选择我们需要的，而避免一个一个输入节点的麻烦。 图15 Node Finder对话框 Filter选择Pin:all，点击List按钮。出现如图16的节点列表。 图16 节点列表 上图中，data_in是data_in[2]，data_