[工学]计原4存储器系统.ppt

它共有4096个存储单元电路，排列成64×64的阵列。对4096个存储单元进行寻址，需要12位地址，在此将其分为6位行地址和6位列地址。对于一个给定的访问某个存储单元电路的地址，分别经过行、列地址译码器的译码后，使一根行地址选择线和一根列地址选择线有效。行地址选择线选中的某一行中的64个存储单元电路同时进行读写操作。列地址选择线用于选择控制64个多路转接开关中的一个，即表示选中一列，每个多路转接开关由两个MOS管组成，分别控制两条位线。选中的那一个多路转接开关的两个MOS管呈现“开”状态，使这一列的位线与读/写电路接通；其余63个没被选中的多路转接开关的两个MOS管则呈现“关”状态，使其余63列的位线与读/写电路断开。 这种对接收到的存储单元地址仅进行一个方向译码的方式，称为单译码方式或一维译码方式。在这种结构的存储器芯片中，所有存储单元的相同的位组成一列，一列中所有存储单元电路的两根位线分别连在一起，并使用同一个读/写放大电路。读/写放大电路与双向数据线相连接。图中所示的芯片有两根控制线，即读/写控制信号线R/W和片选控制信号线CS。当CS为低电平时，选中芯片工作；而当CS为高电平时，芯片不被选中。每当存储器芯片接收到某个存储单元的地址并译码后，此时若CS为低电平，R/W为高电平，就要对选中芯片中的某个存储单元进行读出操作；同样的，当一CS为低电平而R／W也为低电平时，就要对选中芯片中的某个存储单元进行写入操作。 和其他RAM一样，NV-RAM允许CPU对其进行随机读写，同时又像ROM一样，断电后内容不会丢失。NV-RAM结合了RAM和ROM的优点：RAM可随机读写，ROM内容不会丢失。为了在断电后保存其中的内容，NV-RAM芯片使用了下面的技术： 使用一个智能控制电路。这个电路的主要作用是一直监控着芯片Vcc引脚，即监视芯片外部的电能供给是否存在，若Vcc引脚提供的电能过低，使其无法正常地保持芯片中所存储的内容，控制电路则自动切换到内部电源，启用锂电池对芯片供电。这样，内部的锂电池就可保障在外部电源断开的情况下给芯片供电，从而保证芯片的内容不丢失。 ☆ 必须强调一点，上面讨论的三部分都包含在一个芯片的内部，因此NV-RAM的价格是非常高的。但是如果不考虑价格因素，NV-RAM在断电后保持其内容可达十年之久，十年后用户仍可像使用SRAM一样对其进行读写。 16K的存储器地址码有14位，为了节省引脚，该芯片只用了A0～A6七根地址线，采用分时复用技术，分两次把14位地址送入芯片。首先送入低7位地址A6～A0，由行地址选通信号RAS把这7位地址送到行地址缓冲器锁存，高7位地址A13～A7，由列地址选通信号CAS打入列地址缓冲器锁存。 DIN、DOUT分别为数据输入线和数据输出线，它们各有自己的数据缓冲寄存器。 WE为写允许控制线，WE为高电平时为读出，WE为低电平时为写入。 图4-7是TMS4116芯片的存储阵列结构图。16K×1位共16 384个单管MOS存储单元电路，排列成128×128的阵列，并将其分为两组，每组为64行×128列。每根行选择线控制128个存储电路的字线。每根列选择线接到列控制门的栅极，控制读出再生放大器与I/O缓冲器的接通，控制数据的读出或写入。 每根列选择线控制一个读出再生放大器，128列共有128个读出再生放大器，一列中的128个存储电路分为两组(128=27，分两组即是高地址线为0 时选项1组，为1 时选项另1组)，每64个存储电路为一组，两组存储电路的位线分别接入读出再生放大器的两端。 读出时，行地址经行地址译码选中某一根行线，使之有效，接通此行上的128个存储电路中的MOS管，使电容所存信息分别送到128个读出再生放大器。由于是破坏性读出，经放大后的信息又送回到原电路进行重写，使信息再生。当列地址经列地址译码选中某根列线，使之有效，接通相应的列控制门，将该列上读出放大器输出的信息送入I/O缓冲器，经数据输出寄存器输出到数据总线上。 写入时，首先将要写入的信息由数据输入寄存器经I/O缓冲器送入被选列的读出再生放大器中，然后再写入行、列同时被选中的存储单元。 由上可知，当某个存储单元被选中进行读/写操作时，该单元所在行的其余127个存储电路也将自动进行一次读出再生操作，这实质是完成一次刷新操作。故这种存储器的刷新是按行进行的，每次只加行地址，不加列地址，即可实现被选行上的所有存储电路的刷新。 随机方式访问存储芯片中的存储单元，即连续两次访问的两个存储单元的两个地址之间不存在任何联系的话，把tRAC视作该存储器的访问时间(tAA)也未尝不可，这是因为访问DRAM芯片上的任何一个单元，都需要给出它的行地址和列地址。但在绝大多