数电卷3e.docVIP

3 一、选择填空。从每一小题的四个选项中选出一个正确的答案，并将其编号填入该题后边的括号中。（每小题2分，本题共20分） 1．下列函数式中，是最小项之和形式的为（ B ） 2．和TTL电路相比，CMOS电路最突出的优势在于（D ） A．可靠性高； B．抗干扰能力强； C．速度快 D．功耗低。 3．可以将输出端直接并联实现“线与”逻辑的门电路是（ D ） A．三态输出的门电路； B．推拉式输出结构的TTL门电路； C．互补输出结构的CMOS门电路 D．集电极开路输出的TTL门电路。 4．在图1的TTL门电路中，输出为高电平的是（ Y4 ） 图1 5．为了把串行输入的数据转换为并行输出的数据，可以使用（B ） A．寄存器； B．移位寄存器； C．计数器 D．存储器。 6．单稳态触发器输出脉冲的宽度取决于（ C ） A．触发脉冲的宽度；B．触发脉冲的幅度；C．电路本身的电阻、电容参数；D．电源电压的数值。 7．为了提高对称式多谐振荡器振荡频率的稳定性，最有效的方法是（ C ） A．提高电阻、电容的精度；B．提高电源的稳定度；C．接入石英晶体；D．保持环境温度不变。 8．在图2用555定时器接成的施密特触发电路中，它的回差电压等于（ B ） A. 8V ； B. 3V ； C. 4V ； D. 6V； 9．各种A/D转换器电路类型中转换速度最快的是（ A ） A．并联比较型；B．逐次渐近型；C．双积分型；D．计数型。 10．构成一个9进制加法计数器共需（ A ）个触发器。 A. 4 ； B. 10 ； C. 2 ； D. 3 ； 图2 二、填空题（每小题2分，共12分） 1．2=（ 105 ）10=（ 69 ）16 2．对边沿JK触发器，若现态为1时，若要次态为1有K= 0 ，J= 1 和K=1 ，J= 1 两种方法。 3．__触发____器是时序逻辑电路最基本的部件；__加法___器是最基本的算术运算部件。 4．T触发器特性方程是： 。 5．两个N进制计数器，第一个高位接第二个的时钟端，第一个时钟端输入计数脉冲组成___N2____进制计数器。 6． 转换精度 和 转换速度 是A/D、D/A转换器的两个最重要的指标。 三、将下列逻辑函数式化为最简与-或形式，方法不限。（本题共12分） 每小题4分 四、画出图3中各触发器输出端的电压波开。输入电压波形如图中所示。触发器的初始状态均为Q=0。（本题共10分） 解：（a）图每一个图3分；（b）图4分。 (a) 基本RS触发器 (b)边沿D触发器 图3 五、用一片1024×8位的EPROM设计一个多输出的组合逻辑电路，要求输出的逻辑函数式为： 请在EPROM的框图上标明所设计电路的输入端和输出端，并列出应写入EPROM的数据表。（本题共10分）。 解：首先把逻辑函数式化为最小项之和形式：（2分） 1）EPROM的框图上标明所设计电路的输入端和输出端如下图。（3分） 2）应写入EPROM的数据表如下表：（5分） - 六、用同步十六进制计数器74LS161设计一个可变进制计数器，当控制信号M=1时为十进制，而M=0时为七进制。请标明计数输入端和进位输出端。可以附加必要的门电路。74LS161的框图和功能表如图4和表1所示。（本题共12分） 解：解答可以为下图的（a）或（b） 七、用与非门设计一个三输入的多数表决电路。写出设计过程，并画出逻辑图。（本题共12分） 解：设用A、B、C表示三个输入，个人同意用1表示，不同意用0表示，表决结果通过用1表示，不通过用0表示。 八、图5是用555定时器和倒T型电阻网络D/A转换器构成的频率可编程多谐振荡器，电路参数如图中所标注。试求D/A转换器的输入d9d8d7d6d5d4d3d2d1d0为0000000000和1111111111时 1）D/A转换器的输出电压VA各为多少？555定时器的5脚（标准电压输入端）VCO各为多少？ 2）多谐振荡器的振荡频率各为多少？ 已知求和放大器的反馈电阻2R与倒T型电阻网络中的2R电阻阻值相同。 （本题共12分） 图5 解：首先计算当D/A转换器的输入d9~d0为0000000000和1111111