[工学]第八章++并行通信和串行通信.pptVIP

左旭坤（zxk78@wxc.edu.cn） 微型计算机原理及其应用——第八章：并行通信和串行通信 皖西学院计算机系 第八章：并行通信和串行通信 并行通信和串行通信 并行接口 可编程并行接口芯片8255A 串行接口 可编程串行接口芯片8251A 第八章：并行通信和串行通信 并行通信和串行通信 并行接口 可编程并行接口芯片8255A 串行接口 可编程串行接口芯片8251A 第八章：并行通信和串行通信 在计算机领域中有两种数据通信方式：串行通信和并行通信。 并行通信：数据在多条并行1位宽的传输线上同时由源传送到目的。以1字节的数据为例，在并行传送中，1字节的数据通过8条并行传输线同时由源传送到目的。 串行通信：数据在单条1位宽的传输线上，一位一位地按顺序分时传送。以1字节为例，在串行传送中，1字节的数据要通过一条传输 线分8次由低位到高位按顺序一位一位地传送。 第八章：并行通信和串行通信 串行通信和并行通信比较 距离：并行——近距离传送（通常小于30米） 串行——远距离传送（几米~数千公里） 速度：并行快得多。 设备费用：对远距离通信而言，串行通信的费用显然会低得多。另一方面串行通信还可利用现有的电话网络来实现远程通信，降低了通信费用。 第八章：并行通信和串行通信 并行通信和串行通信 并行接口 可编程并行接口芯片8255A 串行接口 可编程串行接口芯片8251A 第八章：并行通信和串行通信 实现并行通信的接口就是并行接口。 输入/输出固定的并行接口（74LS244 / 74LS373等） 输入/输出可调的并行接口（8255A等） 对于第一类并行接口，芯片内部只有数据缓冲或锁存器，没有控制寄存器或状态寄存器。结构简单，使用不灵活 对于第二类并行接口，芯片内含有控制寄存器或状态寄存器，可通过指令控制接口的工作方式。结构复杂，使用灵活。 第八章：并行通信和串行通信 并行通信 并行接口 可编程并行接口芯片8255A 串行接口 可编程串行接口芯片8251A 第八章：并行通信和串行通信 概述 Intel8255A是一种通用的可编程序并行I/O接口芯片，又称“可编程外设接口芯片”，是为Intel8080/8085系列微处理据设计的，也可用于其它系列的微机系统。可由程序来改变其功能，通用性强、使用灵活。通过8255A，CPU可直接同外设相连接，是应用最广的并行I/O接口芯片。 含3个独立的8位并行输入/输出端口，各端口均具有数据的控制和锁存能力。可通过编程设置各端口的工作方式和数据传送方向(入/出/双向)。 第八章：并行通信和串行通信 8255A的内部结构 第八章：并行通信和串行通信 8255A的内部结构 数据总线缓冲器：三态8位双向缓冲器，与系统数据总线连接的缓冲部件；传送数据、控制字、状态字的通道。 3个8位数据端口(PA、PB、PC)：PA口与PB口用作输入输出的数据端口，PC口可用作数据传输（高低4位可分别设置为输入/输出）或作为联络信号。配合PA和PB口使用（状态端口）。 A组、B组控制：这两组控制电路根据CPU发出的控制命令字来控制8255A的工作方式（控制端口）。 读/写控制逻辑：用来管理数据输入和输出、并负责控制CPU向控制端口发送命令。 第八章：并行通信和串行通信 8255A的引脚功能 DIP封装，共40个引脚。 1. 连接系统总线的主要引脚 D0～D7：数据线，连CPU数据总线； RESET：复位输入，接系统总线的RESET； CS：片选信号，接译码器； RD：读命令输入，接CPU的RD； WR：写命令输入，接CPU的WR； A0，A1：片内端口地址选择，根据A0和A1可 分别对芯片内的4个端口进行读写操作。 第八章：并行通信和串行通信 8255A的引脚功能 A1、A0端口选择情况，见右表 由CS、A1、A0、RD、WR引脚的不同组合，实现各种不同的功能。见下表：　 第八章：并行通信和串行通信 8255A的引脚功能 2. 连接外设端的引脚 PA0~PA7：A口数据线，接外设； PB0~PB7：B口数据线，接外设； PC0~PC7：C口数据线或联络线，接外设 或CPU。 第八章：并行通信和串行通信 8255A的工作方式 方式0——基本输入/输出方式（A、B、C口） 方式1——选通工作方式（A、B口） 方式2——双向选通传送方式（仅A口） 某端口工作于哪一种方式，可通过软件编程来指定。即向8255写入方式控制字来决定其工作方式。 第八章：并行通信和串行通信 8255A的工作方式——方式0(基本输入/输出方式) 特点：（1）8255A相当于三个独立的8位数据口。（2）各端口既可设置为输