数管板实施方案.doc

数据处理与存储模块 实施方案 文件状态： [√] 草稿 [ ] 正式发布 [ ] 正在修改 文件起草分工： 王好 更改历史 版本 更改描述 更改日期 更改人 1.0 初始版本 2010-12-16 王好 目 录 1 目的与目标 5 2 参考文件 5 3 技术需求分析 5 4 实现原理 6 5 工作流程 6 6 分模块实现说明 6 6.1 PCIe协议分析 7 6.2 RAID-SATA协议分析 7 6.3 RAID-SATA协议实现 11 6.4 PPC软件设计 12 7 系统性能评估 12 7.1 PCIe接口模块性能评估 12 7.2 RAID-SATA模块性能评估 12 7.2.1 DMA READ 状态机 12 7.2.2 性能计算 14 7.3 PPC软件性能评估 16 目的与目标 本文档用于描述数管板的需求、工作原理、工作流程及逻辑实施方案，供项目开发人员和软件开发人员参考。 参考文件 a、Serial ATA AHCI 1.3 Specification b、Serial ATA Specification Rev. Gold Revision c、Virtex-5 FPGA User Guide d、Virtex-5 FPGA RocketIO GTX Transceiver User Guide e、Embedded Processor Block in Virtex-5 FPGAs Reference Guide Virtex-5 FPGA Integrated Endpoint Block for PCI Express Designs User Guide 技术需求分析 数据处理与管理模块负责以下工作： 通过两路PCIe×4接口， 获取数据压缩板的数据； 通过1394等主控接口，与主控模块进行控制命令及状态信息交互； 通过1路PCIe×4接口，将实时回放数据传输至主控模块； 完成对来自PCIe数据的缓存、打包、对回放数据的缓存、解包及合成等功能 通过8路SATA与存储模块进行数据传输； 负责建立存储数据的文件系统； 完成其他主机对存储模块的指令操作。 主要的技术指标如下： 两路PCIe×4接口，每路协议原始传输速率10Gbps，实际传输速率500MB/s 8路SATA3.0接口，每路协议原始传输速率3.0Gbps,需支持最大800MB/s传输速率； 接收到主控模块的回放命令后，对存储模块中的数据进行检索、读取并传输至主控模块； 实现RAID0、并以FAT32文件系统对数据进行存储管理，以保证存储模块可配合标准的商用RAID卡在地面工作环境中独立工作。 实现概述 数据处理与管理模块的逻辑框图如图 1所示。 图 1 逻辑框图 PCIE0为数据接收路径，与数据压缩板相连，PCIE1为数据回放路径，与主控板相连。PCIE与用户应用层的接口，采用用Virtex5内部嵌入的Powerpc硬核提供的DMA通道，每通道为150MHz、32b的传输接口。 四通道SATA经RAID模块后，与SPLB0总线相连，SPLB总线可以提供100MHz、128b传输能力，并由RAID作为主控直接对内存进行操作，在数据传输过程中无需主机参与。 DDR SDRAM做为系统内存直接与嵌入式硬核的MCI接口相连，MCI接口提供高速的存储器接口。 当系统工作时，将数据从数据压缩板接收进来，并通过DMA通道放入内存中，传输达到一定数据量时，通知PPC440对数据进行操作：即按AHCI协议进行构建FIS。构建完FIS后，通知RAID模块由命令待执行。 RAID模块获取命令并分发至SATA HOST IPCORE，由SATA HOST IPCORE发送至SATA固态硬盘，随后收到SATA固态硬盘响应后，建立数据传输通道，进行数据传输。当传输完成后，SATA固态硬盘上报状态信息，供PPC440处理。RAID模块可在任务结束时提供一个中断信号，触发PPC440进行其他操作。 回放时，首先进行数据检索，并通过RAID模块启动数据读取操作，RAID模块分多次突发将数据存入内存，当任务结束，RAID模块触发PPC440进行回放数据操作，PPC440通知PCIE1将数据读走。 分模块实现说明 PCIe协议分析与实现 PCIE的协议包括为事务处理层、数据链路层和物理层。 PCIE以包（Packet）方式传输数据，事务处理层将事务包从用户逻辑（应用层）接收并传输至数据链路层，同时事务处理层进行流量控制，保证直到接收端准备好才会发起传输。PCIE协议支持四种类型的传输Memory、 I/O，Configuration，Message。 一个PCIE的Pac