数电课件_第5章(集成触发器).pptVIP

2、 集成RS触发器74LS71 逻辑符号 该触发器有三个S 端和三个R 端，它们是与逻辑关系，即1R = R1·R2·R3，1S = S1·S2·S3。 引脚分布图 5.3.2 D触发器 功能表 0 0 0 0 1 0 1 0 1 1 1 1 特性方程： Qn+1=D 状态转换图： D 一、功能分析： 同D端 逻辑符号： 二、集成D触发器---74HC74（双D型正沿触发器） 逻辑符号 引脚图 直 接 置 “1” 端 直 接 置 “0” 端 1RD 5.3.3 JK触发器 主从RS触发器 S R 电路结构 1）特性方程： R = KQ 将 代入上式，得到JK触发器的特性方程： 3）状态转换图 J K Qn Qn+1 说 明 0 0 0 0 0 1 状态不变 0 0 1 1 0 1 同J端 1 1 0 0 0 1 同J端 1 1 1 1 0 1 翻转、 计数 1 1 1 t y ü Qn 0 1 t y ü J=X K=1 J=1 K=X J=X K=0 J=0 K=X J K Qn+1 0 0 不变 0 1 同J 端 1 0 同J 端 1 1 翻转 2）JK触发器的功能表 无不定态 2 、 集成边沿JK触发器---HC76 逻辑符号 引脚图 直 接 置 “1” 端 直 接 置 “0” 端 高速CMOS双JK触发器 属于负跳沿触发的边沿触发器 主从TTL的7476、74H76、边沿TTL74LS76等，功能都一样。 5.3.4 T触发器 1 、 逻辑符号 T 0 0 0 0 1 1 1 0 1 1 1 0 T 3、 功能表 4、状态转换图 2、 特性方程 不变 翻转 JK、SR、T三种类型触发器中，JK的逻辑功能最强，它包含了SR触发器和T触发器的所有逻辑功能。 在需要用SR触发器时，只要将JK触发器的J、K端当作S、R端使用； 在需要T触发器时，只要将J、K连在一起当T端使用； 目前生产的触发器定型产品中只有JK触发器和D触发器两大类。 例 7474电路及输入CP、RD、SD和D信号波形分别如图所示，设触发器的初态为1，试对应画出输出端Q的波形。 直接置“0”、置“1”端 §5.4 触发器的动态特性（自学） 为了保证触发器在动态工作时能可靠地翻转，输入信号、时钟信号以及它们在时间上的相互配合应满足一定的要求。这些要求表现在对建立时间、保持时间、时钟信号的宽度和最高工作频率的限制上 了解以下概念： 一、门电路的传输延迟时间tpd、输入信号宽度tw 二、建立时间Tset、保持时间TH 三、时钟脉冲的最小周期TC(min)及最高工作频率 fc(max) 本章作业： 5.2 5.4 5.10 5.14 END 第五章 集成触发器 §5.1 基本触发器 §5.2 时钟触发器 §5.3 触发器的逻辑功能 §5.4 触发器的动态特性(自学） 概述： 数字电路中除组合逻辑电路之外，还有一类具有记忆功能的电路-----时序逻辑电路。 构成时序逻辑电路的基本单元是 触发器。 本章主要介绍 触发器的工作原理、逻辑功能及应用。 §5.1 SR锁存器（Set-Reset Latch基本RS触发器） 特点：能够存储1位二进制数。 ① 有两个能自行保持的稳定状态。 ② 在外加输入信号的作用下，触发器可从一种稳定状态转变到另一种稳定状态，而且在输入信号消失后，新的稳定状态可以保持下来，因此，具有记忆功能。 触发器的分类 按电路结构 SR锁存器 电平触发的触发器 脉冲触发的触发器 边沿触发的触发器 按逻辑特性 RS触发器 JK触发器 D触发器 T触发器 时钟触发器 一、由与非门组成的SR锁存器（基本RS触发器） 1、电路结构 反馈线 置1端 置0端 由两个与非门组成 逻辑符号 2、工作原理 1) 可置“1”：当 S=0、R=1时，触发器输出Q=1。 0 1 1 0 1 2) 可置“0”：当 S=1、R=0时，触发器输出Q=0。 1 0 x 1 0 3) 能记忆：当S=R=1时，触发器状态不变，即原有状态 被存储起来 1 1 若原态Qn=1 若原态Qn=0 1 0 1 0 1 0 1 1 2、工作原理 4) 有不定态：当 S=R=0 时，触发器状态为不定状态。 0 0 当R=S=0撤消后，由于门延迟不可能完全相等，故不能确定触发器是处于何态。 初态Qn=x 1 1 2、工作原理 1 1 不 变 不 变 0 1 0 1 1 0 1