精品电工电子学第十四章.pptVIP

14.4.2 555定时器的应用 1、由555定时器构成单稳态触发器 返回 * 　　接通UCC后瞬间，UCC通过R对C充电，当uc上升到2UCC/3时，比较器A1输出为0，将触发器置0，uo＝0。这时Q=1，放电管V导通，C通过V放电，电路进入稳态。 　　ui到来时，因为ui＜UCC/3，使A2＝0，触发器置1，uo又由0变为1，电路进入暂稳态。由于此时Q=0，放电管V截止，UCC经R对C充电。虽然此时触发脉冲已消失，比较器A2的输出变为1，但充电继续进行，直到uc上升到2UCC/3时，比较器A1输出为0，将触发器置0，电路输出uo＝0，V导通，C放电，电路恢复到稳定状态。 返回 * 单稳态触发器的应用 延迟与定时 整形 返回 * 2、由555定时器构成无稳态触发器（多谐振荡器） 接通UCC后，UCC经R1和R2对C充电。当uc上升到2UCC/3时，uo=0，V导通，C通过R2和T放电，uc下降。当uc下降到UCC/3时，uo又由0变为1，V截止，UCC又经R1和R2对C充电。如此重复上述过程，在输出端uo产生了连续的矩形脉冲。 返回 * 返回 * 无稳态触发器的应用： 模拟声响电路 将振荡器Ⅰ的输出电压uo1，接到振荡器Ⅱ中555定时器的复位端（4脚），当uo1为高电平时振荡器Ⅱ振荡，为低电平时555定时器复位，振荡器Ⅱ停止震荡。 返回 * 2、4位左移移位寄存器 并行输出 返回 * 3、 集成双向移位寄存器74LS194 返回 * 14.3 计数器 能够记忆输入脉冲个数的电路称为计数器。 计数器 二进制计数器 十进制计数器 N进制计数器 加法计数器 同步计数器 异步计数器 减法计数器 可逆计数器 加法计数器 减法计数器 可逆计数器 二进制计数器 十进制计数器 N进制计数器 ······ 返回 * 写方程：Ⅰ时钟方程 Ⅱ驱动方程 Ⅲ输出方程 求状态方程：将驱动方程代入各触发器的特性方程中 列状态表 根据需要写出状态转换图及波形图 对时序电路的逻辑功能进行描述 其中，前三个步骤是分析复杂时序电路所必须的步骤。 简单的时序逻辑电路可以根据时序电路图的各级触发器依次进行分析；对于复杂的时序逻辑电路，则需采用以下的步骤进行分析： 返回 * 14.3.1 二进制计数器 1、异步二进制计数器 3位异步二进制加法计数器 由于3个触发器都接成了T＇触发器，所以最低位触发器F0每来一个时钟脉冲的下降沿（即CP由1变0）时翻转一次，而其他两个触发器都是在其相邻低位触发器的输出端Q由1变0时翻转，即F1在Q0由1变0时翻转，F2在Q1由1变0时翻转。 返回 * 波形图 F0每输入一个时钟脉冲翻转一次。 F1在Q0由1变0时翻转。 F2在Q1由1变0时翻转。 二分频 四分频 八分频 返回 * 从状态表或波形图可以看出，从状态000开始，每来一个计数脉冲，计数器中的数值便加1，输入8个计数脉冲时，就计满归零，所以作为整体，该电路也可称为八进制计数器。 由于这种结构计数器的时钟脉冲不是同时加到各触发器的时钟端，而只加至最低位触发器，其他各位触发器则由相邻低位触发器的输出Q来触发翻转，即用低位输出推动相邻高位触发器，3个触发器的状态只能依次翻转，并不同步，这种结构特点的计数器称为异步计数器。异步计数器结构简单，但计数速度较慢。 状态表 返回 * 用上升沿触发的D触发器构成的4位异步二进制加法计数器及其波形图 F0每输入一个时钟脉冲翻转一次。 F1在Q0由1变0时翻转， F2在Q1由1变0时翻转， F3在Q2由1变0时翻转。 返回 * 3位异步二进制减法计数器 F0每输入一个时钟脉冲翻转一次， F1在Q0由1变0时翻转， F2在Q1由1变0时翻转。 返回 * 2、同步二进制计数器 3个JK触发器都接成T触发器 返回 * F0每输入一个时钟脉冲翻转一次 F1在Q0=1时，在下一个CP触发沿到来时翻转。 F2在Q0=Q1=1时，在下一个CP触发沿到来时翻转。 返回 * 14.3.2 十进制计数器 选用4个CP下降沿触发的JK触发器F0、F1、F2 、F3。 1、同步十进制加法计数器 F0：每来一个CP计数脉冲翻转一次， 。 F2：在Q0 和Q1都为1时，再来一个计数脉冲才翻转， 。 F3：在Q0、Q1和Q2都为1时，再来一个CP计数脉冲才翻转，但在第10个脉冲到来时Q3应由1变为0， F1：在Q0为1时，再来一个CP计数脉冲才翻转，但在Q3为1时不得翻转， 、 。 返回 * 驱动方程： 返回 * 2、异步十进制加法计数器 返回 * 14.3.3 N进制计数器