数字逻辑课设.docVIP

1 设计任务描述 1.1 设计题目：数字频率计 1.2 设计要求 1.2.1 设计目的 ⑴掌握数字频率计的构成、原理与设计方法； ⑵熟悉集成电路的使用方法。 1.2.2 基本要求 ⑴要求被测信号为方波，峰值为3V到5V（和TTL兼容），被测信号频率范围为0Hz到9999Hz； ⑵设计石英晶体振荡器及分频系统，闸门时间：10ms，100ms,0.1s，1s，10s； ⑶可控制的计数、锁存、译码显示系统。 1.2.3 发挥部分 ⑴测信号为正弦波信号； ⑵被测信号为三角波信号； ⑶报警电路。 2 设计思路 2.1 总体设计思路 根据此次课程设计的要求，我们所设计的数字频率计基本有八部分组成。其中石英晶体振荡器产生的高频波，由分频器进行分频形成一定的闸门时间：10ms，0.1s，1s，10s；用一个开关来控制决定采用哪一个测量档。不规则的波形经过整形放大电路形成矩形波，与振荡器产生的方波共同经过一个与门，也就是控制门，形成一定波形，被计数器记载，而计数器与锁存器由两个单稳态触发器控制。中间还包括直接对矩形波进行测量，进行自检，报警等功能。最后，显示部分由译码器和七段显示器构成，以“千”“百”“十”“个”的十进制数字显示出来。 2.2 分部设计思路 ⑴震荡电路设计：由石英晶体振荡器构成，产生100kHZ的高频波。 ⑵分频电路设计：采用三片74LS90级联，得到一个500HZ的频率，然后通过四片74LS90进行分频，最终得到50HZ，5HZ，0.5HZ，0.05HZ的频率，行成相对应的10ms，0.1s，1s，10s的闸门时间。 ⑶整形放大电路设计：先经过由三极管的放大电路，再由5G555构成的施密特触发器将传感器传入的脉冲信号整理成矩形波，然后和方波相与，将结果传入计数器。 ⑷计数电路设计：用四个74LS160计数器串联来计数，计数范围为0~9999HZ，通过一个5G555构成的单稳态触发器来控制。 ⑸锁存电路设计：采用两个74LS273锁存器存储位数字。并通过另一个5G555构成的单稳态触发器来控制锁存器，从而起到保存计数的功能。 ⑹译码显示电路设计：由四片74LS48译码器芯片和四片七端显示器组成。 ⑺报警电路设计：由两个5G555构成的触发器组成，由计数器是否溢出而传入的信号来控制它是否工作，如果超过9999HZ就发出报警声。 ⑻控制电路设计：由两个单稳态触发器组成。 3 设计方框图 设计方框图展现出的是设计电路的主要框图，在设计时主要实现的功能和流程，简单易懂，在设计框图中需要体现出电路的设计思想。 本设计数字频率计的主要设计理念是主控门来实现各部分电路工作。数字频率计的设计方框图，如图3.1所示。 选择 自检 不规则波 矩形波 图3.1 数字频率计设计方框图 4 各部分电路设计及参数计算 根据此次课程设计的要求，我们所设计的数字频率计基本有八部分组成，分别是震荡电路设计，分频电路设计，整形放大电路设计，计数电路设计，锁存电路设计，报警电路设计，译码显示电路设计，控制电路设计。 4.1 震荡电路设计 本次课程设计采用了石英晶体振荡器，使其产生高频波，再进行分频处理，从而行成一定的闸门时间，石英晶体振荡器如图4.1所示。 图4.1 石英晶体振荡器 4.2分频电路设计 图4.2 分频电路 分频电路的作用是把输入的信号进行分频，得到所需要的频率信号，本设计中需要的是信号。将z的高频方波信号经次分频后得到信号供。分频器实际上也就是计数器如图.2所示为分频路，通过个74，最终把输出。 4.3所示。 图4.3 放大整形电路 4.4 计数电路设计 图4.4 计数电路 计数电路由四个74LS160和与非门组成，通过预置端进行控制，清零端由单稳态触发器控制，进位端与CLK端相连，当个位计到9时，就进行进位，十位加一。 计数电路如图4.4所示。 4.5锁存电路设计 图4.5 锁存电路 锁存电路由74LS273组成，计数完成后，就进行锁存，锁存器由单稳态触发器控制，74LS273如图4.5所示。 4.6报警电路设计 图4.6 报警电路设计 由集成555定时器组成单稳态触发器和其他元件构成了延时电路，多谐振荡器确定了蜂鸣器的频率，使之能达到人耳所能够听到频率。是此提示电路的主要部分。 将由四个74LS160计数器构成的10000进制计数器与由集成555定时器构成的提示电路连接到一起，将整形后的脉冲信号作为计数器的输入脉冲， 报警电路如图4.6所示。 4.7 译码显示电路 图4.7 译码显示电路 译码显示电路如图4.7所示。 LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，7448七段译码显示器，输出高电平有效，不但要完成译码功能，还要有相当的驱动能力驱动共阴极显示器，将7448译码器的控制端通过上拉电