数电课件第8章.pptVIP

8.1　概　述 一、ROM 的类型及其特点 二、ROM 的结构和工作原理 三、集成 EPROM 举例 四、用 PROM 实现组合逻辑函数 一、RAM 的结构、类型和工作原理 二、集成 RAM 举例 二、可编程逻辑器件的基本结构 PLD 的 基 本 结 构 图 输入电路 与阵列 输出电路 或阵列 输入项 乘积项 或项 输 入 输 出 二、可编程逻辑器件的基本结构 　　输入缓冲电路用以产生输入变量的原变量和反变量，并提供足够的驱动能力。 输入缓冲电路 (a)一般画法 (b)PLD 中的习惯画法 (a) (b) A A A A A A 　　由多个多输入与门组成，用以产生输入变量的各乘积项。 例 如 C A B C C A B B A W7 = ABC A B C W0 = 与阵列 PLD 的 基 本 结 构 图 输入电路 与阵列 输出电路 或阵列 输入项 乘积项 或项 输 入 输 出 二、可编程逻辑器件的基本结构 PLD 器件中连接的习惯画法 固定连接 可编程连接 断开连接 PLD 中与门和或门的习惯画法 (a) (b) Y C A B C B A A C B Y Y Y C B A ≥1 　　由多个多输入与门组成，用以产生输入变量的各乘积项。 PLD 的 基 本 结 构 图 输入电路 与阵列 输出电路 或阵列 输入项 乘积项 或项 输 入 输 出 C A B C C A B B A W7 = ABC A B C W0 = ● ● ● ● ● ● 　　与阵列的PLD 习惯画法 二、可编程逻辑器件的基本结构 由图可得 Y1 = ABC + ABC + ABC Y2 = ABC + ABC Y3 = ABC + ABC 例 如 A B C ● ● ● Y3 Y2 Y1 ● ● ● ● ● ● ● ● ● ● ● ● ● 与阵列 或阵列 PLD 的 基 本 结 构 图 输入电路 与阵列 输出电路 或阵列 输入项 乘积项 或项 输 入 输 出 　　由多个多输入或门组成，用以产生或项，即将输入的某些乘积项相加。 二、可编程逻辑器件的基本结构 由 PLD 结构可知，从输出端可得到输入变量的乘积项之和，因此可实现任何组合逻辑函数。再配以触发器，就可实现时序逻辑函数。 PLD 的 基 本 结 构 图 输入电路 与阵列 输出电路 或阵列 输入项 乘积项 或项 输 入 输 出 　　PLD 的输出回路因器件的不同而有所不同，但总体可分为固定输出和可组态输出两大类。 二、可编程逻辑器件的基本结构 (一) 按可编程部位分类 可组态 固 定 可编程 GAL(即Genetic Array Logic， 通用阵列逻辑) 固 定 固 定 可编程 PAL(即 Programmable Array Logic，可编程阵列逻辑) 固定 可编程 可编程 PLA(即 Programmable Logic Array，可编程逻辑阵列) 固 定 可编程 固 定 PROM(即可编程 ROM) 输出电路 或阵列 与阵列 类型 PROM、PAL 和 GAL 只有一种阵列可编程，称为半场可编程逻辑器件，PLA 的与阵列和或阵列均可编程，称为全场可编程逻辑器件。 三、可编程逻辑器件的类型 　　目前多用 GAL。因为 GAL 可重复编程、工作速度高、价格低、具有强大的编程工具和软件支撑，并且用可编程的输出逻辑宏单元取代了固定输出电路，因而功能更强。 通常简称HDPLD 阵列型 HDPLD 主要优点：速度快，实现数据处理能力强； FPGA 主要优点：容量大，实现逻辑控制的能力强。 低密度 PLD 高密度 PLD(即 High Density PLD，简 称HDPLD) 阵列型 HDPLD 现场可编程门阵列 HDPLD 集成度 1000门的PLD称为HDPLD (二) 按集成密度分类 Field Programmable Gate  Array，简称 FPGA 。 PROM、PLA、PAL 和 GAL 均属低密度 PLD。 　　ISP 器件由于密度和性能持续提高，价格持续降低，开发工具不断完善，因此正得到越来越广泛的应用。 在系统可编程逻辑器件 普通 PLD 　　普通 PLD 需要使用编程器进行编程，而 ISP 器件不需要编程器。 (三) 按编程方式分类 即 In - System Programmable PLD  (简称 ispPLD) 四、典型可编程逻辑器件简介 　　采用 CMOS E2PROM 工艺，可电擦除、可重复编程。 (一) GAL16V8