高速层进式NandFlash差错控制编码北京邮电大学学报.PDFVIP

2010年6月 北 京 邮 电 大 学 学 报 Jun.2010 第33卷 第3期 Journal of Beijing University of Posts and Telecommunications Vol.33 No.3 摇 摇 文章编号:1007鄄5321(2010)03鄄0071鄄04 高速层进式Nand Flash差错控制编码 韩摇 可,摇 邓中亮,摇 黄建明 (北京邮电大学 电子工程学院,北京 100876) 摘要:由于加工工艺的局限性,在Nand存储器(Nand Flash)控制器设计时应具有处理存储数据出错的功能,但是 还要保持一定的纠错速度. 为解决该问题,在分析常用的差错控制编码(ECC)算法的基础上,提出了一种高速层进 式Nand Flash纠错算法,以提高Nand Flash 的读写速度;同时设计了一个可纠4位错的Nand Flash控制器. 仿真结 果表明,采用该编码可有效减少存储器数据纠错时间. 关摇 键摇 词:Nand存储器;差错控制编码;Bose鄄Chaudhuri鄄Hocquengham 中图分类号:TH74摇 摇 摇 摇 文献标志码:A An Accelerate鄄Layer鄄Into Error Control Coding Method for Nand Flash HAN Ke,摇 DENGZhong鄄lian,摇 HUANGJian鄄ming (School of Electronic Engineering,Beijing University of Posts and Telecommunications,Beijing 100876,China) Abstract:Because of limitation of the manufacturing technique condition,a Nand Flash controller isre鄄 quired to handle the bits errors and to maintain the high data accessing speed. By the analysisof the er鄄 ror鄄correction code (ECC) design method,an accelerate鄄layer鄄into error control coding method ispropo鄄 see to accelerate thereading andwritingprocessfor Nand Flash. A Nand Flash controllerwith embedded 4 bit is designed. Simulation showsthatthemethodiseffectively reducethememory dataerror correction time. Key words:Nand Flash;error control coding;Bose鄄Chaudhuri鄄Hocquengham [6] ECC ,即对一个具有固定长度的数字信号序列,人 0摇 引言 为地按照一定规则加入非信息数字序列,从而生成 由于Nand Flash 的生产工艺局限性,一个Nand 一个新的码字,进行数据的传输或存储. 在接收端, Flash存储不能保证在其整个工作周期中性能的稳 经过接收或读取,得到相应的数字序列,即接收序列. 定. 在Nand Flash 的出厂或使用过程中,会产生坏