第四章 MOS逻辑集成电路-2课件.pptVIP

本章主题;MOSFET逻辑设计;理想开关与布尔运算;MOSFET开关;基本的CMOS逻辑门;基本逻辑符号;传输门（TG）电路;时钟控制和数据流控制;习题;§4.1 CMOS逻辑集成电路;反相器分类;反相器的特性;理想的反相器;静态行为的噪声;直流特性;电平噪声容限;噪声影响下的数字信号传播;Fan-in and Fan-out 器件的输入、输出电阻 当输入信号电压加到器件的输入端时，器件本身相当于前一级器件的负载 输入电阻越大则前一级的信号衰减的越小 器件空载时的伏安比为输出电阻 器件的输出电阻越小，则输出电阻受负载的影响越小，说明器件带负载能力越强;上升时间TR 输出电压从V10%上升到V90%所需的时间;逻辑器件的功耗;功率和能量;Watts;功耗－延迟积 Power-delay product (PDP) = Pav * tp = (CLVDD2)/2 PDP 每个开关动作所需的平均能量 (Watts * sec = Joule) 能量－延迟积 Energy-delay product (EDP) = PDP * tp = Pav * tp2;E = CL VDD2 P0?1 + tsc VDD Ipeak P0?1 + VDD Ileakage P = CL VDD2 f0?1 + tscVDD Ipeak f0?1 + VDD Ileakage;本节内容;电阻负载E/R;本节内容;饱和区工作的增强型负载反相器;线性区工作的增强型负载反相器;耗尽型负载反相器;例题（浙大2000年考题）;讨论与总结;本节内容;震还撤醛败项鸥途吼蛮跑径频多勇瑞伯遮碉瘩淡襄锅尹敝材官辆氓蓑躇忿第四章 MOS逻辑集成电路-2课件第四章 MOS逻辑集成电路-2课件;CMOS反相器（倒相器）;结构和工作原理Complementary Metal Oxide Semiconductor;CMOS反相器;CMOS反相器（倒相器）;CMOS电路的伏安特性;坐标变换;取得相同输入电压下的交点;伏安特性曲线;几种反相器的比较;CMOS反相器（倒相器）;静态分析（图4-2（a））;电压传输特性的表达式;CMOS反相器（倒相器）;VM（ VIN＝VOUT） 的确定;对称情形;例题;KR;归一化电平 αn=VTn/VDD 、αp=VTp/VDD 在高增益放大区中，两个管都处在饱和区 两管电流大小相等、方向相反 βR=kp/kn 利用以上信息计算反相器的阈值电压VT;VIL的确定;VIH的确定;在对称情形中 VIH＋VIL＝VDD;噪声容限;Vin (V);直流导通电流随输入、输出电平的变化而变化，在VIN＝VM时最大;CMOS反相器直流特性的计算 Vi为低电平时：Tn截止，Tp导通，VoH=Vdd Vi2为高电平时：Tn导通，Tp截止，VoL=0;CMOS反相器有以下优点： （1）传输特性理想，过渡区比较陡 （2）逻辑摆幅大：VOH=VDD, VOL=0 （3）一般VM位于电源Vdd的中点，即VM=VDD/2，因此噪声容限很大。 （4）只要在状态转换为b——e段时两管才同时导通，才有电流通过，因此功耗很小。静态功耗低 （5）CMOS反相器是利用p、n管交替通、断来获取输出高、低电压的，而不象单管那样为保证VoL足够低而确定p、n管的尺寸，因此CMOS反相器是无比(Ratio-Less)电路。 （6）输入阻抗高（108~1010欧姆） （7）工作电源电压范围宽 （8）散出能力强（但随着所带门数的增多，工作速度下降） （9）热稳定性较好 （10）成本低 （11）动态功耗;CMOS反相器（倒相器）;瞬态特性公式;二、CMOS反相器的动态特性;上升时间;下降时间; 前级反相器的负载电容约为后级反相器的两个晶体管栅电容之和： Cl=Cgp+Cgn=Cox(WpLp+WnLn);上升沿时间和下降沿时间;下降沿时间 输出电压从0.9VDD伏下降到（VDD-VTn）所需的时间 输出电压从（VDD-VTn）下降到0.1VDD所需的时间 由于CMOS电路的对称性，类似的方法计算下降沿。此时以NMOS管来考虑 线性工作区 饱和区;门延迟时间;简化模型;反相器的负载电容;负载电容CL;简化模型2;对延迟时间;讨论;CMOS反相器（倒相器）;E = CL VDD2 P0?1 + tsc VDD Ipeak P0?1 + VDD Ileakage P = CL VDD2 f0?1 + tscVDD Ipeak f0?1 + VDD Ileakage;静态功耗;动态功耗;例题;补充：CMOS反相器的设计;对称设计，可获得最大的噪声容限和对称的延迟时间;pMOS和nMOS的L均采用最小线宽 nMOS的 W采用最小线宽 为获得对称的特性pM