第三章 双极型逻辑集成电路.ppt

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第三章 双极型逻辑集成电路

§3-6 ECL电路 思考题 3.6.1 ECL电路工作原理 1. ECL电路基本单元----或/或非门 3.6.1 ECL电路工作原理 2. 电流开关 3.6.1 ECL电路工作原理 2. 电流开关(续1) 3.6.1 ECL电路工作原理 2. 电流开关(续2) 3.6.1 ECL电路工作原理 3.射级跟随器 3.6.1 ECL电路工作原理 3.射级跟随器(续) 3.6.1 ECL电路工作原理 4.参考电压源 3.6.1 ECL电路工作原理 4.参考电压源(续) 3.6.2 ECL电路的特点 3.6.3 ECL电路逻辑扩展 1. ECL或与非/或与门 3.6.3 ECL电路逻辑扩展 2. ECL与/与非门 3.6.3 ECL电路版图设计特点 3.6.4 ECL电路版图布局示例 §3-7 I2L电路 思考题 3.7.1 I2L基本单元电路结构及特点 3.7.2 I2L基本单元工作原理 1. 注入电流的产生 3.7.2 I2L基本单元工作原理 2. 导通态 3.7.2 I2L基本单元工作原理 3. 截止态 3.7.3 I2L基本单元正常工作的条件 3.7.4 I2L电路的逻辑组合 1. 输出可以直接“线与” 3.7.4 I2L电路的逻辑组合 2. 半加器电路 3.7.4 I2L电路的逻辑组合 3. 触发器电路 3.7.5 I2L电路的版图设计 1. 注入条的设计 3.7.5 I2L电路的版图设计 2.有效基区宽度: 3.7.5 I2L电路的版图设计 2.基极引线孔的位置: 3.7.5 I2L电路的版图设计 3. 多集电区的设计 3.7.5 I2L电路的版图设计 4. I2L四D触发器版图示例 3.5.9 其它TTL集成电路版图实例 2. LSLTTL或门—SN74LS32版图 总图(1/4) in1 in2 vdd gnd out 3.5.10 习题 P48: 2.2 、 2.8 集电极串联电阻计算 (用课上介绍的计算方法) P377: 19.1 识版图 19.2 识版图(选做) 发射极耦合逻辑(ECL)电路是电流型逻辑电路,晶体管不进入饱和区工作,电平变化幅度小,因而速度快,但功耗大。 1.ECL电路速度快的原因有哪些? 2.ECL电路为什么要用射极跟随器? 3.射极跟随器有哪些作用? 4.参考电压源有什么作用? 5. ECL电路版图设计有什么特点? -VEE A B or nor 220 245 50k 50k 779 907 6.1k 4.96k 2k 2k 电流开关 参考电压源 射极跟随器 -VEE A B C2 C1 220 245 50k 50k 779 VBB (-5.2V) RE RPA RPB RC1 RC2 T1A T1B T2 T1A 、T1B为输入管, T2为定偏管,定偏电压: VBB = (VOH + VOL )/2 当A、B有输入高电平时,对应的T1导通, T2截止。 当A、B都输入低电平时,T1都截止,T2导通。 C1=A+B (nor) C2=A+B (or) RPA 、RPB是为了防止输入浮空效应 改进:用恒流源代替RE 在两种状态中,电流IRE的值不同,因而为了使两端输出低电平一致,RC1 、RC2应取不同的值。 VOH =0V VOL= -IC1 RC1 = -IC2 RC2 -VEE A B C2 C1 220 245 50k 50k 779 VBB (-5.2V) RE RPA RPB RC1 RC2 T1A T1B T2 问题:电流开关虽然完成了逻辑功能,但是直接级联时会使输入晶体管进入饱和,失去高速的特点。 例如:VA输入高电平0V, T1A导通,VC1输出低电平(小于0V),因而T1A饱和导通。 -VEE A B C2 C1 220 245 50k 50k 779 VBB (-5.2V) RE RPA RPB RC1 RC2 T1A T1B T2 VOH = -Vbe3 = -Vbe4 VOL = -Vbe3 -IC1 RC1 = -Vbe4 -IC2 RC2 VL = IC1 RC1 = IC2 RC2 为了实现前后级耦合时电平匹配,要求: VL ? Vbe (取VL=Vbe) T3 、T4进行电平移位 典型值:VOH ? -0.9 V VOL ? -1.7V VBB ? -1.3 V -VEE or nor 2k

文档评论(0)

shuwkb + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档