周立功ARM培训精华第5章.ppt

第5章 LPC2000系列ARM 硬件结构;第5章 目录;第5章 目录;5.1 简介;;芯片内部框图;芯片内部框图;芯片内部各单元简介;芯片内部各单元简介;芯片内部各单元简介;芯片内部各单元简介;第5章 目录;5.2 引脚配置;GPIO;第5章 目录;小节目录;小节目录;5.3 存储器寻址;256K;小节目录;5.3 存储器寻址;5.3 存储器寻址;5.3 存储器寻址;小节目录;5.3存储器寻址;5.3存储器寻址;5.3存储器寻址;5.3存储器寻址;5.3存储器寻址;5.3存储器寻址;5.3存储器寻址;5.3存储器寻址;5.3存储器寻址;存储器分布 各存储器操作方法 存储器映射 预取指中止和数据中止 异常向量表;5.3存储器寻址;5.3存储器寻址;5.3存储器寻址;5.3存储器寻址;第N+1次取指;第N+2次取指;5.3存储器寻址;存储器分布 各存储器操作方法 存储器映射 预取指中止和数据中止 异常向量表;5.3存储器寻址;5.3存储器寻址;5.3存储器寻址;位于启动代码中的异常向量表;位于启动代码中的异常向量表;位于启动代码中的异常向量表;第5章 目录;5.4 系统控制模块小节目录;5.4 系统控制模块小节目录;5.4 系统控制模块;5.4 系统控制模块小节目录;系统时钟小节目录;系统时钟小节目录;系统时钟;系统时钟;系统时钟;系统时钟概述 晶体振荡器（5.4.4） PLL（5.4.9） VPB分频器（5.4.10） ;系统时钟;系统时钟;系统时钟;系统时钟;系统时钟小节目录;系统时钟;PLL内部结构;PLL内部结构;PLL相关寄存器;相位频率 检测;相位频率 检测;相位频率 检测;相位频率 检测;相位频率 检测;相位频率 检测;PLL频率计算;系统时钟;系统时钟;系统时钟;系统时钟小节目录;系统时钟;系统时钟;系统时钟;系统时钟;系统时钟初始化流程;系统时钟初始化——启动代码实例;系统时钟初始化——启动代码实例;系统时钟初始化——启动代码实例;系统时钟初始化——启动代码实例;5.4 系统控制模块小节目录;复位;复位;1. 在芯片未上电时，芯片振荡器没有工作；;复位;=300ns;复位;复位;复位;复位;2. BootBlock中的异常向量表重新映射;PC指向;4. 通过跳转指令，程序跳入Boot Block，执行Boot程序。;复位;Boot程序工作流程——LPC2114/2124;Boot程序工作流程——LPC2210/2212/2214;复位;有效用户代码的判别;有效用户代码的判别;有效用户代码的判别;有效用户代码的判别;Reset [0xe59ff018] ldr pc,ResetAddr [0xe59ff018] ldr pc,UndefinedAddr . . . [0xb9205f80] dcd 0xb9205f80 [0xe51ffff0] ldr pc,0x7ffff030 [0xe59ff018] ldr pc,FIQ_Addr ResetAddr [0x8000008c] dcd 0x8000008c UndefinedAddr [0 dcd 0. . . Nouse [0 dcd 0IRQ_Addr [0 dcd 0FIQ_Addr [0x8000004c] dcd 0x8000004c;5.4 系统控制模块小节目录;外部中断;管脚 连接控制;外部中断相关寄存器;外部中断相关寄存器;当EXTPOLARx设置为1时EINTx引脚输入信号高电平或上升沿有效。 当EXTPOLARx设置为0时EINTx引脚输入信号低电平或下降沿有效。;外部中断相关寄存器;当EXTMODEx设置为0时输入信号为电平触发有效。 当EXTMODEx设置为1时输入信号为边沿触发有效。;外部中断相关寄存器;外部中断相关寄存器;外部中断相关寄存器;外部中断相关寄存器;注意：在电平触发方式下，清除中断标志只有在引脚处于无效状态时才可实现。比如设置为低电平中断，则只有在中断引脚恢复为高电平后才能清除中断标志。;外部中断;外部中断;外部中断;外部中断;外部中断;5.4 系统控制模块小节目录;存储器映射控制; AREA vectors,CODE,READONLY ENTRY Reset LDR PC, ResetAddr LDR PC, UndefinedAddr LDR