双向移位寄存器.docVIP

一、课程设计LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ——包含库和程序包 entity double_dir_regt is ——定义实体为double_dir_regt port ( s: in std_logic_vector(1 downto 0); clr,clk,srsi,slsi,a,b,c,d:in std_logic; result: out std_logic_vector(3 downto 0));——设置端口参数输入控制信号s, 时钟clk,并行输入abcd, end double_dir_regt; 输出result ARCHITECTURE rtl of double_dir_regt is signal result1: std_logic_vector(3 downto 0);——设置信号result1使result能作为 输入使用 begin result=result1; process (clk,clr) ——敏感信号为时钟和清零信号 begin if (clr=0)then result1=0000; elsif (clkevent and clk=1)then case s is when 00= ——控制信号为00时实现保持功能 result1(0)=result1(0); result1(1)=result1(1); result1(2)=result1(2); result1(3)=result1(3); when01= ——控制信号为01时实现右移功能 result1(3)=srsi; result1(2)=result1(3); result1(1)=result1(2); result1(0)=result1(1); when10= ——控制信号为10时实现左移功能 result1(0)=slsi; result1(1)=result1(0); result1(2)=result1(1); result1(3)=result1(2); when11= ——控制信号为11时实现并行输入功能 result1(0)=a; result1(1)=b; result1(2)=c; result1(3)=d; end case; end if; ——程序结束 end process; end rtl; 三、课程设计总结 图表 1双向移位寄存器右移仿真波形图 由上图1看出当s0s1=01时，寄存器执行右移功能，并可看出srsi=1100110011001100，输出结果result依次由初始状态0000，逐渐右移左端输入端口输入srsi=1100110011001100，此时result依次会出现1000：移入1；1100：移入两个1；0110：移入两个1一个0；再有以后出现的结果0011,1001,1100,0110,0011,1001,1100……..此结果符合真值表要求的右移功能。 图表 2双向移位寄存器左移仿真波形图 由上图2看出当s0s1=10时，寄存器执行左移功能，并可看出slsi=1100110011001100，输出结果result依次由初始状态0000，逐渐右移左端输入端口输入slsi=1100110011001100，此时result依次会出现0001：移入1；0011：移入两个1；0110：移入两个1一个0；再有以后出现的结果1100,1001, 0011,0110, 1100,1001, 0011……..此结果符合真值表要求的左移功能。 图表3双向移位寄存器并行输入仿真波形图 如图3中控制信号s0s1=11，寄存器执行四位并行输入功能，输入端为图中a,b,c,d=0110，当时钟脉冲到来后