Verilog复习案例.ppt

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
数字集成电路设计;复 习;什么是硬件描述语言HDL;抽象级(Levels of Abstraction);抽象级(Levels of Abstraction);输入输出信号及数据类型;功能描述;块语句;过程块 ( procedural block );持续赋值与过程赋值;过程时序控制的种类;;锁存器 (latch) 推断;module实例化;参数重载;Resource sharing is controlled by RTL coding style;性能优化;存储器件建模;;residue = 16’h0000; if (high_bits == 2’b10) residue = state_table[index]; else state_table[index] = 16’h0000;;Synthesis is Constraint Driven;Technology Independent;Static Timing Analysis; Timing Paths in Design Compiler;timing constraints;时钟树建模;时钟源延迟模型;如何进行静态时序分析;

文档评论(0)

希望之星 + 关注
实名认证
内容提供者

我是一名原创力文库的爱好者!从事自由职业!

1亿VIP精品文档

相关文档