实验三主存组成与扩展.docVIP

深 圳 大 学 实 验 报 告 课程名称 微型计算机技术 项目名称 实验三：主存组成与扩展 学 院 专 业 指导教师 报 告 人 学号 实验时间 2015-11-15 提交时间 2015-11-25 教务处制 实验目的与要求 1. 了解存储器扩展的方法和存储器的读/写。 2. 掌握 CPU 对 16 位存储器的访问方法。 二、实验内容与方法 编写实验程序，将 0000H～000FH 共 16 个数写入 SRAM 的从 0000H 起始的一段空间中，然后通过系统命令查看该存储空间，检测写入数据是否正确。 存储器是用来存储信息的部件，是计算机的重要组成部分，静态 RAM 是由 MOS 管组成的触发器电路，每个触发器可以存放 1 位信息。只要不掉电，所储存的信息就不会丢失。因此，静态 RAM 工作稳定，不要外加刷新电路，使用方便。但一般SRAM 的每一个触发器是由 6 个晶体管组成，SRAM 芯片的集成度不会太高，目前较常用的有 6116（2K×8 位），6264（8K×8 位）和 62256（32K×8 位）。本实验平台上选用的是62256，两片组成 32K×16 位的形式，共 64K 字节。62256 的外部引脚图如图 4.1 所示。 本系统采用准 32 位 CPU，具有 16 位外部数据总线，即 D0、D1、…、D15，地址总线为 BHE＃（＃表示该信号低电平有效）、BLE＃、A1、A2、…、A20。存储器分为奇体和偶体，分别由字节允许线 BHE＃和 BLE＃选通。存储器中，从偶地址开始存放的字称为规则字，从奇地址开始存放的字称为非规则字。处理器访问规则字只需要一个时钟周期，BHE＃和 BLE＃同时有效，从而同时选通存储器奇体和偶体。处理器访问非规则字却需要两个时钟周期，第一个时钟周期 BHE＃有效，访问奇字节；第二个时钟周期 BLE＃有效，访问偶字节。处理器访问字节只需要一个时钟周期，视其存放单元为奇或偶，而 BHE＃或 BLE＃有效，从而选通奇体或偶体。写规则字和非规则字的简单时序图如图 4.2 所示。 三、实验步骤与过程 1. 实验接线图如图 4.4 所示，按图接线。 2. 编写实验程序，经编译、链接无误后装入系统。3. 先运行程序，然后再停止程序运行。 4. 通过 D 命令查看写入存储器中的数据：D8000：0000 回车，即可看到存储器中的数据，应为 0001、0002、…、000F 共 16个字。 5. 改变实验程序，按非规则字写存储器，观察实验结果。 6. 改变实验程序，按字节方式写存储器，观察实验现象。 7. 将实验程序改为死循环程序，分别按规则字与非规则字的方式写存储器，并使用示波器 四、实验结论或体会 指导教师批阅意见： 成绩评定： 指导教师签字： 年 月 日 备注： 注：1、报告内的项目或内容设置，可根据实际情况加以调整和补充。 2、教师批改学生实验报告时间应在学生提交实验报告时间后10日内。