第五章存储器20092010.pptVIP

微机原理及应用 第 五 章 存储器 学习目标 1、存储器的类型: 随机存储器RAM 只读存储器ROM 2、存储器的设计、地址分配 3、外设的地址分配 重点内容 1、存储器的类型 2、存储系统的设计 5.1 半导体存储器概述 一、 微机存储器层次结构与分类 存储器是用来存储信息的部件。 存储器的三级结构: Cache容量小(几百K）,速度与CPU相当 主存容量大（256MB~2GB) ，速度比Cache慢 外存容量大(40~160GB），速度慢 按制造工艺分类 双极型：速度快、集成度低、功耗大 MOS型：速度慢、集成度高、功耗低 按使用属性分类 随机存取存储器RAM：可读可写、断电丢失 只读存储器ROM：正常只读、断电不丢失 RAM种类 双极型RAM MOS RAM 静态RAM（SRAM),速度快,集成度低 动态RAM(DRAM)，速度慢,集成度高 ROM种类 掩膜ROM：信息制作在芯片中，不可更改 PROM：允许一次编程，此后不可更改 EPROM：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程 EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写 Flash Memory（闪存）：能够快速擦写的EEPROM，但只能按块（Block）擦除 5.2.1 半导体存储器的指标 存储容量 存取时间 功耗 可靠性 5.2.2 微型计算机内存的通常结构 存储体 存储器芯片的主要部分，用来存储信息 地址译码电路 根据输入的地址编码来选中芯片内某个存储单元 片选和读写控制逻辑 选中存储芯片，控制读写操作 半导体存储器芯片的结构 一、半导体存储器体 一个基本存储电路，可存储1位（位片结构）或多位（字片结构）二进制数据 存储容量与地址、数据线数量有关： 芯片的存储容量 ＝存储单元数×存储单元的位数＝2M×N M：芯片的地址线根数 N：芯片的数据线根数 存储一个二进制位。 Q1、Q2 组成一个触发器 Q3、 Q4 作为负载电阻 Q5、 Q6 作为控制门 写入时 由I/O线输入: 若I/O=1，使Q2 导通，Q1 截止， A=1，B=0。 读出时 A、B点信号由Q5、Q6送出到 I/O线上。若A=1，B=0，则I/O=1。 2).单管动态存储电路（自学） 数据以电荷形式存于电容器上，三极管作为开关。 1）写入时，行选择线为 1 ，Q导通，C充电； 2）读出时，行选择线为 1 ，电容C上电荷通过Q送到数据线上，经放大，送出； 3）需刷新 3）存储体 一个基本存储电路只能存储一个二进制位。 将基本的存储电路有规则地组织起来，就是存储体。 存储体又有不同的组织形式： 将各个字的同一位组织在一个芯片中，如：8118 16K*1（DRAM） 将各个字的 4位 组织在一个芯片中， 如：2114 1K*4 （SRAM） 将各个字的 8位 组织在一个芯片中， 如：6116 2K*8 （SRAM）。 单译码方式 双译码方式 SRAM芯片2114 SRAM芯片6264 动态RAM典型芯片 动态Intel 4114 16K×1的RAM，用7根复用地址线分两批传送14位地址。 动态Intel 2164A 64K×1的RAM，用8根复用地址线。分两批传送16位地址 只读存储器（EPROM） Intel 2716（2K ×8） 1.芯片特性 数据线:8条 地址线:11条 控制线:读允许OE 片选控制:CE 三、 存储器地址译码方法 存储地址译码电路 74LS138经常用来作为存储器片选的译码电路。 表 74LS138的真值 1.存储器的片选信号译码 线选法:从高位选择几条地址线 全译码法:高位全部参加译码 部分译码:高位地址线部分参加译码 2.地址译码电路设计 例:要求用1K(例如Intel2114, 1K×4)的RAM芯片，组成4K 的RAM系统,CPU寻址空间64K(16条地址线),要求: (1)确定芯片组数:4片 (2)片内译码:低位10条地址线 (3)片选信号的译码方式? 2)全译码法:全部地址线参与译码 例:用8K的RAM芯片，组成64K 的RAM系,CPU寻址空间64K(16条地址线)。 设计 确定芯片数:8片 片内译码:13条地址线 片选信号的译码方式? 特点: 地址唯一,不重叠 地址连续 5.3 存储器与CPU的连接 一、 设计法 1、存储器的数据线处理 2、存储器的地址线处理 3、存储器的片选端 全译码 部分译码 4、存储器的读写控制 若要将存储器地址布置在2400H开始的的单元,片选信号如何接线? 分析: A