- 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第六章可编程逻辑器件的工作原理及应用.ppt
* * CPLD: (Complex Programmable Logic Device)复杂 的可编程逻辑器件。 专指那些集成规模大于1000门以上的可编程 逻辑器件。 ROM型器件停电数据可保存。 FPGA:(Field Programmable Gate Array)现场可编程 门阵列。 它是一种由掩膜可编程门阵列和可编程逻辑器 件两者演变而来的通用型用户可编程器件。 RAM型器件停电数据不可保存,须与存储器 连用。 CPLD 可编程逻辑宏单元LMC,Logic Macro Cell(结构较复杂) 复杂的I/O控制块(完成芯片上逻辑与外部封装脚的接口) 逻辑单元之间采用连续式互连结构(固定长度的金属线) 内部延时时间固定,可预测 FPGA 可编程逻辑功能块(实现用户功能的基本单元) 可编程I/O块(完成芯片上逻辑与外部封装脚的接口) 逻辑单元之间采用分段式互连结构(不同长度的金属线) 内部延时时间不固定,预测性差 6.2.2 CPLD/FPGA的特点 1、基本结构 CPLD FPGA 集总式互连 分布式互连 CPLD EPROM EEROM FLASH FPGA 反熔丝(Actel) RAM(Xillinx) 2、编程工艺 CPLD FPGA 集成规模 小(最大数万门) 大(最高达百万门) 单元粒度 大(PAL结构) 小(PROM结构) 互连方式 集总总线 分段总线、长线、专用互连 编程工艺 EPROM、EEROM、Flash SRAM 编程类型 ROM型 RAM型,须与存储器连用 3、器件规模 ALTERA FPGA: FLEX系列:10K、10A、10KE,EPF10K30E APEX系列:20K、20KE EP20K200E ACEX系列:1K系列 EP1K30、EP1K100 STRATIX系列:EP1系列 EP1S30、EP1S120 CPLD: MAX7000/S/A/B系列:EPM7128S MAX9000/A系列 FPGA: XC3000系列, XC4000系列, XC5000系列 Virtex系列 SPARTAN系列:XCS10、XCS20、XCS30 CPLD: XC9500系列:XC95108、XC95256 XILINX 4、 FPGA/CPLD生产商 LATTICE VANTIS (AMD) ispLSI系列:1K、2K、3K、5K、8K ispLSI1016 、ispLSI2032、 ispLSI1032E、ispLSI3256A MACH系列 ispPAC系列: 其它PLD公司: ACTEL公司: ACT1/2/3、40MX ATMEL公司:ATF1500AS系列、40MX CYPRESS公司: QUIKLOGIC公司: CPLD: SO MUCH IC! FPGA CPLD 输入/输出单元 互连资源 逻辑块 5、可编程逻辑器件结构示意图 现在一般把所有超过某一集成度(如1000门以上)的PLD器件都称为CPLD。 CPLD由可编程逻辑的功能块围绕一个可编程互连矩阵构成。由固定长度的金属线实现逻辑单元之间的互连,并增加了I/O控制模块的数量和功能。可以把CPLD的基本结构看成由可编程逻辑阵列(LAB)、可编程I/O控制模块和可编程内部连线(PIA)等三部分组成。 6.2.3 CPLD的结构和基本原理 LAB LAB LAB LAB LAB LAB LAB LAB LAB LAB LAB LAB LAB LAB LAB LAB I/O控制模块 P I A 可编程逻辑阵列又若干个可编程逻辑宏单元(Logic Macro Cell,LMC)组成, LMC内部主要包括与阵列、或阵列、可编程触发器和多路选择器等电路,能独立地配置为时序或组合工作方式。 1、可编程逻辑阵列(LAB) A B C D P ( 乘积项 ) A C D P = A · C · D A B C D F ( 或项 ) F = A + B + D A B D CPLD的I/O单元(
您可能关注的文档
最近下载
- 历史:第4课 经济大危机 课件(人教版九下) (13).ppt VIP
- 上海工程技术大学2020-2021学年度第1学期《概率论与数理统计》期末考试试卷(A卷)及参考答案.docx
- 大理石项目可行性研究报告(参考).docx
- 斜拉桥特大桥监理细则.pptx
- 短视频制作项目教程 课件全套 徐鉴 项目1--7 全面认识短视频 ---原创短视频制作.pptx
- 盆底重建术后护理查房.pptx VIP
- 1.医院社区卫生服务中心全员安全生产责任制(范本).pdf VIP
- 血液灌流采用甲磺酸萘莫司他的抗凝使用.docx VIP
- 原料物性表原料物性表.pdf VIP
- 1.社区卫生服务中心全员安全生产责任清单(完整版).pdf
文档评论(0)