基于FPGA高速数据传输板设计.pdfVIP

基于FPGA 的高速数据传输板的设计 1,2,3 1,3 1,2,3 1,3 1,3 1,3 1,2,3 赵京周 , 刘振安 , 孙德晖 , 徐昊 , 王强 ,龚文宣 , 林海川 1. 中国科学院高能物理研究所,北京，100049 2. 中国科学院研究生院，北京，100049 3. 核探测与核电子学国家重点实验室, 北京, 100049 摘要：随着加速器和探测器性能的提高，高能物理实验将面临海量实时数据可靠传输的挑战。 同时硬件程序复杂，调试程序和运行程序有时需要切换，硬件程序配置需要有一个终端 PC 机可控的快速在线配置功能。BelleII 数据获取系统作为KEKB 高亮度探测器数据获取系统 的升级系统也面临这一问题。以基于 FPGA 的高速数据传输（HSLB ）板为主要部件的 Belle2Link 通过采用RocketIO 技术实现了高速串行数据传输，同时利用CPLD 作为接口芯 片实现了FPGA 的在线并行配置。文章介绍了Belle2Link 的结构功能，详细描述了高速传输 及并行在线加载的实现方案。最后给出了电路板的测试方法和测试结果。 关键词：Belle2Link，FPGA，高速数据传输，RocketIO，在线配置 1 引言 SuperKEKB 是一个不对称能区的双环正负电子对撞机,能区分别在7Gev 和4Gev，是KEKB 的升级改造工程，是即KEKB 后的又一个具有挑战性的工程。Belle II 为SuperKEKB 中的高 亮度探测器，它由数流管，PXD、SVD、CDC、TOP、ARICH、ECL 和KLM 探测器组成[1]。 BelleII 数据获取系统读取经第一级触发后的探测器信号数据。数据从前端电子学读取后，经过几步 数据处理最终存储到数据库。BelleII 数据获取系统主要的部分是标准高速数据传输通路 Belle2Link，还包括数据读出COPPER 平台，事例重建系统及触发系统。图1 所示为BelleII 数据获取系统的总体框图。 图1 BelleII 数据获取系统总体框图 前端电子学电路板位于探测器内部或附近，探测器信号经前端电子学数字化后通过高速 数据传输通路Belle2Link 传输到COPPER 平台。数据在前端电子学板或COPPER 平台数据接 收板进行简单数据压缩，然后送COPPER 平台的CPU 模块进行数据打包和模块级事例重建。 进一步的事例重建和数据压缩在读出系统的PC 机进行，最终由事例重建系统及触发系统进 行事例筛选。 高速数据传输通路Belle2Link 由各探测器前端电子学高速数据输出、HSLB 板及传输协 议构成。Belle2Link 采用基于RocketIO GTP[2]的光纤高速传输技术来实现前端电子学和后 端系统的数据传输，单通道传输速率要求达到3.125Gbps。GTP 是RocketIO 中技术成熟、成 本低廉的高速串行技术，它可以实现赛灵思公司VirtexII pro、Virtex4、Virtex5、Virtex6 及Spartan6 不同系列芯片不同GTP 版本之间的高速数据的传输。Belle2Link 现应用于所有 探测器子系统内部高速数据传输，它实现了以下几种功能：1）统一标准的硬件设计，2）统 一标准的软件设计，3 实现各个电子学系统与触发系统之间的电隔离，减小各子系统间的 相互电磁干扰,4 高速数据的可靠传输，5）兼容不同速率的传输，6）用户自定义传输协议， 及7）慢控协议。Belle2Link 连接图如图2 所示。 图2 Belle2Link 连接图 HSLB 板与数据读出COPPER 平台有自定义的标准接口。接口由数据传输总线、触发信号 传输线、时钟线及局部总线等组成。COPPER 平台局部总线与 CPU 模块相连为实现对高速数 据传输板的快速在线配置提供了通路。 2 实现方案 按照Belle2Link 设计要求，1）HSLB 板要实现光纤高速传输单通道速率达到3.125Gbps， HSLB 板上需要2 个光纤收发器；2）在线配置首先可以像普通配置PROM 一样，即给系统加 电时能够把配置文件从Flash Memory 写入FPGA，其次还可以通过COPPER 平台命令把加载 文件从 Flash Memroy 或者终端 PC 机上写入 FPGA；3）系统需要统一提供系统时钟，HSLB 板能够接入外部系统时钟，实现调试时钟与系统时钟的方便切换。 1）FPGA 及光纤收发器选型 美国赛灵思公司virtex-5 LXT 系列FPGA 内集成了千兆位串行/解串行收发器RocketIO。 它可以兼容多种串行协议，也支持特殊需要的用户自定义协议，串行传输速率可支持 1