数字电路逻辑设计第四章.pptVIP

超前进位全加器在超前进位全加器中，只需经历较少级数门的延迟时间获得各位的进位信号，几乎同时完成全加，输出全加和和向更高位的进位信号。常用的中规模超前进位全加器集成电路有：CT54/74283,CT54S/74283,CT54LS/74LS283,CC4008等4.1.1全加器*第30页，共55页，星期日，2025年，2月5日≥1≥1≥11B4⑾A3⒁A4⑿B3⒂A2⑶B2⑵A1⑸B1⑹CI1⑺≥1≥11CO4⑼F4⑽F3⒀F2⑴F1⑷Y3X3Y4X4Y2Y1X2X1≥1≥1≥11111=1=1=1=14位超前进位全加器CT54/74283逻辑图*第31页，共55页，星期日，2025年，2月5日∑030303PQ∑CICO4位全加器逻辑符号*第32页，共55页，星期日，2025年，2月5日减法电路全减器0101110101－)01010AnBnDnC*n为n位向n+1位的借位C*n-1为n-1位向n位的借位*第33页，共55页，星期日，2025年，2月5日AnBnC*n-1=1=11DnC*nP-QP-QBOPQBIAnBnC*n-1DnC*n逻辑符号*第34页，共55页，星期日，2025年，2月5日4.1.2编码器赋予每个二元码序列一个固定的含义，称为编码。能够实现编码操作的电路称为编码器。编码器的作用是将一系列信号状态转换成二进制代码如果需要编码的信息量是N，二进制代码的码长是n位，则应满足关系：2n≥N≥2n－1常见的编码器有二进制编码器和二－十进制（BCD）编码器*第35页，共55页，星期日，2025年，2月5日优先编码器（HPRI/BIN）优先编码器能首先对输入进行优先排序，仅仅对优先级别最高的输入编码，而对其它输入不作任何响应。（以下介绍的优先编码器是以输入端的下标编号数值最大的优先级别最高）常用中规模的优先编码器有：8线－3线优先编码器CT54/74148、CT54LS/74LS148、CC4532，10线－4线优先编码器CT54/74147、CT54LS/74LS147、CC40147等4.1.2编码器*第36页，共55页，星期日，2025年，2月5日111111111111≥1≥1≥1≥1IN0(10)IN1(11)IN2(12)IN3(13)IN4(1)IN5(2)IN6(3)IN7(4)ST(5)YS(15)YEX(14)Y0(9)Y1(7)Y2(6)18线－3线优先编码器逻辑图CT54/74148······················*第37页，共55页，星期日，2025年，2月5日 8线－3线优先编码器G3G2G1*第38页，共55页，星期日，2025年，2月5日逻辑函数表达式*第39页，共55页，星期日，2025年，2月5日输入输出STIN0IN1IN2IN3IN4IN5IN6IN7Y0Y1Y2YEXYS1××××××××11111011111111111100×××××××0000010××××××01001010×××××011010010××××0111011010×××01111100010××011111101010×011111111001001111111111018线－3线优先编码器CT54/74148真值表4.1.2编码器*第40页，共55页，星期日，2025年，2月5日*第1页，共55页，星期日，2025年，2月5日第4章组合逻辑电路组合逻辑电路设计组合逻辑电路分析本章重点*第2页，共55页，星期日，2025年，2月5日数字系统逻辑电路组合逻辑电路时序逻辑电路*