数字系统与逻辑设计.pptVIP

主从RS触发器CPSRQnQn+1??????????0000010110101111?01010101Qn0100111*1*保持置0置1禁止没有改变第31页，共77页，星期日，2025年，2月5日主从RS触发器主从RS触发器，克服了CP=1期间触发器输出状态可能多次翻转的问题。表示延迟输出，即CP返回0以后输出状态才改变。缺点：1、CP=1期间主触发器的状态仍然会随R和S状态的变化而多次改变。2、输入信号仍需遵守约束条件R?S=0。第32页，共77页，星期日，2025年，2月5日主从JK触发器R2R1S1CP=0时，主触发器被封锁，输入信号不会影响主触发器的状态，而对于从触发器则输入门被打开。CP=0时，主触发器状态不变，并且把状态传给从触发器，使从触发器的状态与主触发器一致，并且在CP=0期间一直保持不变。0111S2第33页，共77页，星期日，2025年，2月5日主从JK触发器CP=1时，从触发器被封锁，对外输出状态不变，而主触发器工作。CP=1之前，主、从触发器状态是一致的，所以Q1n=Qn。1011JK触发器的特征方程S1R1第34页，共77页，星期日，2025年，2月5日有多个输入端的JK触发器逻辑符号第35页，共77页，星期日，2025年，2月5日二动作特点1、主从触发器的翻转分两步动作：（1）在CP＝1时，主触发器接收输入信号，被置成相应的状态，而从触发器状态不变；（2）在CP下降沿(↓)到来时，从触发器按照主触发器的状态翻转。即：输出状态的改变发生在CP的下降沿。2、由于主触发器是一个同步RS触发器，因此在CP=1的全部时间里输入信号都对主触发器起控制作用。使用主从触发器的注意事项：只有在CP＝1的全部时间里输入状态始终未变的条件下，用CP下降沿↓到达时输入的状态决定触发器的次态才是肯定对的。否则，必须考虑CP=1期间输入状态的全部变化过程才能确定CP下降沿↓到达时触发器的次态。第36页，共77页，星期日，2025年，2月5日主从JK触发器主从JK触发器输出变化的时刻在时钟的下降沿，如果在CP=1期间，J和K没有发生过变化，则主从JK触发器输出翻转的方向由CP↓时刻的J、K的值和JK触发器的特性决定。例4.2.4第37页，共77页，星期日，2025年，2月5日主从JK触发器的一次翻转CP=1期间，J、K的值有变化会怎样？t0t1在t0时刻，CP=1，JK=10，Qn=0，则S1R1=10，Q1由0变为1，但Q仍然保持为0不变。在t1时刻，CP=1，JK=01，Qn=0，则S1R1=00，Q1保持为1。在CP↓，Q1把状态传给Q，使Q从0变为1。00第38页，共77页，星期日，2025年，2月5日R1S1S2R2主从JK触发器的一次翻转CP=1时，从触发器保持输出状态不变，主触发器工作。若Qn=0，则K不起作用，R1=0，S1R1只能出现00和10两种情况，因此主触发器只能保持为0或由0到1翻转一次，而不可能再次翻转，这就是主从JK触发器的一次翻转现象。第39页，共77页，星期日，2025年，2月5日主从JK触发器的一次翻转若Qn=1，则J不起作用，S1=0，S1R1只能出现00和01两种情况，因此主触发器只能保持为1或由1到0翻转一次，而不可能再次翻转。00第40页，共77页，星期日，2025年，2月5日例4.2.5主从JK触发器，如果在CP=1期间，J和K发生过多次变化，但其输出只能翻转一次，翻转的方向，由本次CP=1期间，J、K引起的输出的第一次翻转方向决定，而输出变化的时刻在时钟的下降沿处。第41页，共77页，星期日，2025年，2月5日主从触发器的特点主从JK触发器只在CP下降沿↓改变一次状态，满足了来一个时钟只翻转一次的要求，可以用于同步时序电路。引入真正实用的触发器——边沿触发器。主从JK触发器的缺点：在CP＝1的全部时间里，输入信号对主触发器都起控制作用，容易引入干扰。在使用时应减少CP＝1的宽度，减少触发器可能接收干扰的时间。第42页，共77页，星期日，2025年，2月5日4.2.4边沿触发器的电路结构与动作特点边沿触发器不仅只在CP信号的某一边沿（上升沿↑或下降沿↓）才改变一次状态，而且状态转换方向仅取决于CP有效沿（CP↑或CP↓）到达时刻的数据输入。也就是说，只有在CP的有效边沿附近的输入信号才是真正有效的，其