第4章半导体存储器.pptVIP

（2）三线制同步串行EEPROM93C46三线制同步串行总线是美国国家半导体公司采用的一种串行总线。DIP8128*8CS片选SK串行时钟信号，用于对输入和输出数据的同步DI数据输入DO数据输出线ORG组织结构选择输入，接地时，8位为一单元，悬空时，16位为一单元2.串行EEPROM第30页，共58页，星期日，2025年，2月5日非易失性存储器NVMNOR写入为主DINORNAND数据存储，文件存储，核心AND由EEPROM派生的闪存4.3.4闪速存储器FLASH第31页，共58页，星期日，2025年，2月5日存储器型号举例类型型号容量地址线数据线封装SRAM62648KBA0~A12D0~D7DIP28DRAM2164A64K*1A0~A7DOUTDIP16EPROM2764A8KBA0~A12D0~D7DIP28EEPROM2864A8KBA0~A12D0~D7DIP28复习第32页，共58页，星期日，2025年，2月5日存储器芯片的选用RAM、ROM区别：ROM：ROM用来存放程序，为调试方便，多采用EPROMRAM：存储器容量不大，功耗较小时，可采用静态RAM；系统较大，存储器容量很大，功能和价格成为主要矛盾，要选择动态RAM，这时要考虑刷新问题。组成存储器模块时，需要考虑的因素主要有：容量、速度、负载等：容量：根据需要（基本需求及系统扩展使用）速度：芯片的工作速度取决于芯片的读写周期。第33页，共58页，星期日，2025年，2月5日4.4CPU与存储器的连接4.4.1连接时应注意的问题1．CPU总线的负载能力2．CPU的时序与存储器的存取速度之间的配合3．存储器组织、地址分配存储器的地址要合理分配4．控制信号的连接第34页，共58页，星期日，2025年，2月5日4.4.2典型CPU与存储器的连接存储器芯片的外部引脚按功能分为数据线、地址线和控制线。CPU与存储器的连接就是指地址线、数据线和控制线的连接。重点说明的是存储器与CPU地址总线的连接方式，必须满足对这些芯片所分配的地址范围的要求。第35页，共58页，星期日，2025年，2月5日CPU发出的地址信号必须实现两种选择：（1）片选：对存储器芯片的选择，使相关芯片的片选端CS为有效。（2）字选：在选中的芯片内部再选择某一存储单元。片选信号和字选信号均由CPU发出的地址信号经译码电路产生字选信号：由存储器芯片的内部译码电路产生，这部分译码电路不需用户设计。由低位地址线满足每个芯片组内的选址需要。片选信号：需自行设计。由剩余的高位地址线用于各个芯片的选择——低位选址、高位选片第36页，共58页，星期日，2025年，2月5日下面介绍外部译码电路的两种译码方法。1.线性选择法直接用CPU地址总线中某一高位线作为存储器芯片的片选信号，简称为线选法。优点：连接简单，片选信号的产生不需复杂的逻辑电路。缺点：(1)当采用线选法时，高位地址未全部用完、而又没有对其实施控制时，会出现地址的不连续和多义性。(2)即使所有的高位地址线都用作线选，其能寻址的存储空间也十分有限。第37页，共58页，星期日，2025年，2月5日线选法举例例：用2KX8位的6116芯片组成4KX8位的存储器系统1.最多可接9片6116，容量2K*9=18KB（20位AB）2.注意地址的多义性第38页，共58页，星期日，2025年，2月5日2.全译码法将高位地址全部作为译码器的输入，用译码器的输出作为片选信号。在这种方法中，低位地址线用作字选，与芯片的地址输入端直接相连；高位地址线全部连接进译码电路，用来生成片选信号。这样，所有的地址线均参与片内或片外的地址译码，不会产生地址的多义性和不连续性。在全译码方式中，译码电路的核心常用一块译码器充当，例如74LS138等。第39页，共58页，星期日，2025年，2月5日全译码方式举例例：用2KX8位的6116芯片组成4KX8位的存储器系统第40页，共58页，星期日，2025年，2月5日?1.地址译码器74LS1383个输入端8个输出端3个使能端第41页，共58页，星期日，