- 1、本文档共75页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
数字系统概述数码管动态显示扫描;4.1数字系统概述采用数字电;控制器数据处理器外输入控制信息;4.2数码管动态显示扫描电路;用一个七段译码器实现多位数码管;设有n位数码管,人的视觉暂留时;4.2.2采用Verilog;01顶层模块逻辑图02扫描计数;modulecounter(;moduledecoder1;modulet7_seg(;4.3乘法器的原理及设计乘法;无标题;4.3.2采用Verilog;根据上面乘法器结构图,可以编写;always@(posedge;目前,很多EDA综合系统均支持;除法器的原理及设计方法4.4.;从前面的乘法器介绍可知4x4位;无标题;除法器控制电路状态图S0(停止;4.4.2用Verilog;参考程序moduledivi;always@(state,s;always@(posedge;4.5简易CPU工作原理及设计;基本操作操作功能LoadR;状态控制电路加法和减法所需的时;功能编码状态译码器用6位二进制;4.5.2采用Verilog;2-4译码器电路模块modul;ALU内部8位寄存器模块mod;ALU顶层模块modulep;assigndone=don;always@(tori;2b10:case(i) ;always@(sel)cas;4.6交通信号灯控制器原理及;控制器原理框图;1.状态控制电路用S0=00;定时控制信号与控制状态逻辑关系;2.定时电路在定时电路中,若;4.6.2交通信号灯的Ver;45s定时器模块module;状态控制器模块modulec;always@(posedge;输出译码器模块1module;always@(qin) ca;交通信号灯控制器顶层模块mod;4.7数字频率计的原理及设计;波形图测量电路可以采用一个具有;波形图等精度测频法原理等精度测;在测量过程中,有两个计数器分别;在测量中,由于fs计数的起停时;一个D触发器实现实际闸门信号与;预置闸门信号需要根据被测信号的;4.7.2数字频率计的Ver;参考程序预置闸门时间控制模块m;计数器模块modulecou;标准信号产生模块module;测量模块modulemeas;频率计的顶层主程序module;4.8数字信号发生器的原理及;改进后的DDS控制器结构框图0;仍然用相位累加器作为频率控制电;4.8.2数字信号发生器(D;波形数据存储单元中分别存储了正;参考程序相位累加器模块modu;正弦波发生器模块module;6d7: d_buffer;6‘d47: d_buffer;方波发生器模块moduleg;三角波发生器模块module;波形选择单元模块module;数字信号发生器的顶层主程序mo
文档评论(0)